Home
last modified time | relevance | path

Searched refs:v_sub_u32_e32 (Results 1 – 25 of 30) sorted by relevance

12

/external/llvm-project/llvm/test/CodeGen/AMDGPU/
Dsub.ll28 ; GFX9: v_sub_u32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
40 ; GFX9: v_sub_u32_e32 v{{[0-9]+}}, 0x7b, v{{[0-9]+}}
52 ; GFX9: v_sub_u32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
53 ; GFX9: v_sub_u32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
69 ; GFX9: v_sub_u32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
70 ; GFX9: v_sub_u32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
71 ; GFX9: v_sub_u32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
72 ; GFX9: v_sub_u32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
144 ; VI: v_sub_u32_e32
166 ; VI: v_sub_u32_e32 v{{[0-9]+}}, vcc,
[all …]
Dbypass-div.ll107 ; GFX9-NEXT: v_sub_u32_e32 v11, v1, v10
146 ; GFX9-NEXT: v_sub_u32_e32 v3, 0, v2
156 ; GFX9-NEXT: v_sub_u32_e32 v0, v0, v3
158 ; GFX9-NEXT: v_sub_u32_e32 v3, v0, v2
263 ; GFX9-NEXT: v_sub_u32_e32 v7, v1, v6
297 ; GFX9-NEXT: v_sub_u32_e32 v3, 0, v2
308 ; GFX9-NEXT: v_sub_u32_e32 v0, v0, v3
310 ; GFX9-NEXT: v_sub_u32_e32 v3, v0, v2
425 ; GFX9-NEXT: v_sub_u32_e32 v9, v1, v6
462 ; GFX9-NEXT: v_sub_u32_e32 v3, 0, v2
[all …]
Dds-sub-offset.ll22 ; GFX9-NEXT: v_sub_u32_e32 v0, 0, v0
60 ; GFX9-NEXT: v_sub_u32_e32 v0, 0, v0
94 ; GFX9-NEXT: v_sub_u32_e32 v0, 0, v0
120 ; GFX9-NEXT: v_sub_u32_e32 v0, 0x10000, v0
147 ; GFX9-NEXT: v_sub_u32_e32 v0, 0, v0
178 ; GFX9-NEXT: v_sub_u32_e32 v0, 0, v0
207 ; GFX9-NEXT: v_sub_u32_e32 v0, 0x3fb, v0
247 ; GFX9-NEXT: v_sub_u32_e32 v0, 0x3fb, v0
283 ; GFX9-NEXT: v_sub_u32_e32 v0, 0x3fc, v0
Dsminmax.ll22 ; GFX9: v_sub_u32_e32 [[NEG:v[0-9]+]], 0, [[SRC:v[0-9]+]]
44 ; GFX9: v_sub_u32_e32 [[NEG:v[0-9]+]], 0, [[SRC:v[0-9]+]]
84 ; GFX9-DAG: v_sub_u32_e32 [[NEG0:v[0-9]+]], 0, [[SRC0:v[0-9]+]]
85 ; GFX9-DAG: v_sub_u32_e32 [[NEG1:v[0-9]+]], 0, [[SRC1:v[0-9]+]]
154 ; GFX9-DAG: v_sub_u32_e32 [[NEG0:v[0-9]+]], 0, [[SRC0:v[0-9]+]]
155 ; GFX9-DAG: v_sub_u32_e32 [[NEG1:v[0-9]+]], 0, [[SRC1:v[0-9]+]]
156 ; GFX9-DAG: v_sub_u32_e32 [[NEG2:v[0-9]+]], 0, [[SRC2:v[0-9]+]]
157 ; GFX9-DAG: v_sub_u32_e32 [[NEG3:v[0-9]+]], 0, [[SRC3:v[0-9]+]]
Dsdiv.ll80 ; TONGA-NEXT: v_sub_u32_e32 v4, vcc, 0, v1
103 ; TONGA-NEXT: v_sub_u32_e32 v0, vcc, v0, v2
125 ; GFX9-NEXT: v_sub_u32_e32 v4, 0, v1
139 ; GFX9-NEXT: v_sub_u32_e32 v0, v0, v4
141 ; GFX9-NEXT: v_sub_u32_e32 v4, v0, v1
148 ; GFX9-NEXT: v_sub_u32_e32 v0, v0, v2
486 ; TONGA-NEXT: v_sub_u32_e32 v6, vcc, 0, v2
512 ; TONGA-NEXT: v_sub_u32_e32 v9, vcc, 0, v2
526 ; TONGA-NEXT: v_sub_u32_e32 v0, vcc, v0, v4
538 ; TONGA-NEXT: v_sub_u32_e32 v1, vcc, v1, v6
[all …]
Dusubo.ll27 ; VI: v_sub_u32_e32 v{{[0-9]+}}, vcc, s{{[0-9]+}}, v{{[0-9]+}}
45 ; VI: v_sub_u32_e32 v{{[0-9]+}}, vcc, v{{[0-9]+}}, v{{[0-9]+}}
69 ; VI: v_sub_u32_e32 v{{[0-9]+}}, vcc, v{{[0-9]+}}, v{{[0-9]+}}
112 ; VI: v_sub_u32_e32 v{{[0-9]+}}, vcc, v{{[0-9]+}}, v{{[0-9]+}}
Dmul24-pass-ordering.ll15 ; GFX9-NEXT: v_sub_u32_e32 v4, v4, v1
23 ; GFX9-NEXT: v_sub_u32_e32 v5, v4, v5
83 ; GFX9-NEXT: v_sub_u32_e32 v19, v9, v18
86 ; GFX9-NEXT: v_sub_u32_e32 v12, v12, v18
Dudivrem.ll95 ; GFX8-NEXT: v_sub_u32_e32 v3, vcc, s6, v3
224 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, s4, v0
234 ; GFX8-NEXT: v_sub_u32_e32 v1, vcc, s5, v1
430 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, s4, v0
443 ; GFX8-NEXT: v_sub_u32_e32 v1, vcc, s5, v1
455 ; GFX8-NEXT: v_sub_u32_e32 v2, vcc, s6, v2
465 ; GFX8-NEXT: v_sub_u32_e32 v3, vcc, s7, v3
Damdgpu-codegenprepare-fold-binop-select.ll142 ; GCN-NEXT: v_sub_u32_e32 v3, vcc, 0, v0
153 ; GCN-NEXT: v_sub_u32_e32 v3, vcc, s4, v3
162 ; GCN-NEXT: v_sub_u32_e32 v0, vcc, v0, v1
224 ; GCN-NEXT: v_sub_u32_e32 v3, vcc, 0, v0
235 ; GCN-NEXT: v_sub_u32_e32 v3, vcc, s4, v3
244 ; GCN-NEXT: v_sub_u32_e32 v0, vcc, v0, v1
Dcarryout-selection.ll233 ; VI: v_sub_u32_e32 v{{[0-9]+}}, vcc, s{{[0-9]+}}, v{{[0-9]+}}
261 ; VI: v_sub_u32_e32 v0, vcc, 0x56789876, v0
307 ; VI: v_sub_u32_e32 v{{[0-9]+}}, vcc, s{{[0-9]+}}, v{{[0-9]+}}
352 ; VI: v_sub_u32_e32 v{{[0-9]+}}, vcc, s{{[0-9]+}}, v0
Didiv-licm.ll144 ; GFX9-NEXT: v_sub_u32_e32 v3, s4, v3
202 ; GFX9-NEXT: v_sub_u32_e32 v2, s3, v2
316 ; GFX9-NEXT: v_sub_u32_e32 v2, v2, v8
427 ; GFX9-NEXT: v_sub_u32_e32 v2, v7, v2
Dssubo.ll59 ; VI: v_sub_u32_e32 v{{[0-9]+}}, vcc,
Dfshr.ll951 ; VI-NEXT: v_sub_u32_e32 v2, vcc, v2, v3
964 ; GFX9-NEXT: v_sub_u32_e32 v2, v2, v3
1007 ; VI-NEXT: v_sub_u32_e32 v4, vcc, v4, v6
1013 ; VI-NEXT: v_sub_u32_e32 v3, vcc, v5, v6
1027 ; GFX9-NEXT: v_sub_u32_e32 v4, v4, v6
1033 ; GFX9-NEXT: v_sub_u32_e32 v3, v5, v6
Dshrink-add-sub-constant.ll190 ; VI-NEXT: v_sub_u32_e32 v0, vcc, 64, v0
201 ; GFX9-NEXT: v_sub_u32_e32 v1, 64, v1
320 ; VI-NEXT: v_sub_u32_e32 v0, vcc, 0x41, v0
331 ; GFX9-NEXT: v_sub_u32_e32 v1, 0x41, v1
450 ; VI-NEXT: v_sub_u32_e32 v0, vcc, -16, v0
461 ; GFX9-NEXT: v_sub_u32_e32 v1, -16, v1
580 ; VI-NEXT: v_sub_u32_e32 v0, vcc, 0xffffffef, v0
591 ; GFX9-NEXT: v_sub_u32_e32 v1, 0xffffffef, v1
Dwwm-reserved.ll92 ; GFX9: v_sub_u32_e32 v0, v0, v1
Dcombine-cond-add-sub.ll142 ; GFX9: v_sub_u32_e32 {{.*}}, [[CCZEXT]]
Dflat-scratch.ll370 ; GFX9-NEXT: v_sub_u32_e32 v0, v1, v0
403 ; GFX9-PAL-NEXT: v_sub_u32_e32 v0, v1, v0
965 ; GFX9-NEXT: v_sub_u32_e32 v0, v1, v0
1002 ; GFX9-PAL-NEXT: v_sub_u32_e32 v0, v1, v0
1566 ; GFX9-NEXT: v_sub_u32_e32 v0, v1, v0
1603 ; GFX9-PAL-NEXT: v_sub_u32_e32 v0, v1, v0
Dusubsat.ll459 ; GFX8-NEXT: v_sub_u32_e32 v2, vcc, v0, v2
Datomic_optimizations_local_pointer.ll1614 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, s2, v0
1643 ; GFX9-NEXT: v_sub_u32_e32 v0, s2, v0
1783 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, s0, v0
1815 ; GFX9-NEXT: v_sub_u32_e32 v0, s0, v0
1956 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, s2, v0
2006 ; GFX9-NEXT: v_sub_u32_e32 v0, s2, v0
2199 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, s2, v0
2401 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, s0, v0
/external/llvm-project/llvm/test/MC/AMDGPU/
Dadd-sub-no-carry.s70 v_sub_u32_e32 v1, v2, v3 label
75 v_sub_u32_e32 v1, s1, v3 label
Dgfx10_unsupported.s917 v_sub_u32_e32 v1, s1, v3 label
/external/llvm-project/llvm/test/CodeGen/AMDGPU/GlobalISel/
Dssubsat.ll1011 ; GFX8-NEXT: v_sub_u32_e32 v2, vcc, v0, v1
1126 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, v0, v1
1216 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, s0, v0
1253 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, v0, v1
1303 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, v0, v2
1310 ; GFX8-NEXT: v_sub_u32_e32 v1, vcc, v1, v2
1449 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, v0, v3
1456 ; GFX8-NEXT: v_sub_u32_e32 v1, vcc, v1, v3
1463 ; GFX8-NEXT: v_sub_u32_e32 v2, vcc, v2, v3
1638 ; GFX8-NEXT: v_sub_u32_e32 v0, vcc, v0, v4
[all …]
Dsaddsat.ll1122 ; GFX8-NEXT: v_sub_u32_e32 v3, vcc, 0x80000000, v3
1123 ; GFX8-NEXT: v_sub_u32_e32 v2, vcc, 0x7fffffff, v2
1263 ; GFX8-NEXT: v_sub_u32_e32 v2, vcc, 0x80000000, v2
1264 ; GFX8-NEXT: v_sub_u32_e32 v1, vcc, 0x7fffffff, v1
1311 ; GFX8-NEXT: v_sub_u32_e32 v5, vcc, s5, v5
1314 ; GFX8-NEXT: v_sub_u32_e32 v4, vcc, s4, v4
1320 ; GFX8-NEXT: v_sub_u32_e32 v4, vcc, s5, v4
1321 ; GFX8-NEXT: v_sub_u32_e32 v2, vcc, s4, v2
1457 ; GFX8-NEXT: v_sub_u32_e32 v7, vcc, s5, v7
1460 ; GFX8-NEXT: v_sub_u32_e32 v6, vcc, s4, v6
[all …]
Dusubsat.ll2502 ; GFX8-NEXT: v_sub_u32_e32 v4, vcc, v0, v2
2619 ; GFX8-NEXT: v_sub_u32_e32 v3, vcc, s0, v0
2712 ; GFX8-NEXT: v_sub_u32_e32 v8, vcc, v0, v4
2717 ; GFX8-NEXT: v_sub_u32_e32 v4, vcc, v2, v6
3082 ; GFX8-NEXT: v_sub_u32_e32 v5, vcc, s0, v0
3284 ; GFX8-NEXT: v_sub_u32_e32 v16, vcc, v0, v8
3300 ; GFX8-NEXT: v_sub_u32_e32 v8, vcc, v4, v12
/external/llvm-project/llvm/test/MC/Disassembler/AMDGPU/
Dvop2_vi.txt120 # VI: v_sub_u32_e32 v1, vcc, v2, v3 ; encoding: [0x02,0x07,0x02,0x34]
126 # VI: v_sub_u32_e32 v1, vcc, v2, v3 ; encoding: [0x02,0x07,0x02,0x34]

12