| /external/llvm-project/llvm/test/CodeGen/Thumb2/ |
| D | mve-vecreduce-fadd.ll | 8 ; CHECK-NEXT: vadd.f32 s0, s0, s1
9 ; CHECK-NEXT: vadd.f32 s0, s4, s0
19 ; CHECK-FP-NEXT: vadd.f32 s6, s2, s3
20 ; CHECK-FP-NEXT: vadd.f32 s0, s0, s1
21 ; CHECK-FP-NEXT: vadd.f32 s0, s0, s6
22 ; CHECK-FP-NEXT: vadd.f32 s0, s4, s0
27 ; CHECK-NOFP-NEXT: vadd.f32 s6, s0, s1
28 ; CHECK-NOFP-NEXT: vadd.f32 s6, s6, s2
29 ; CHECK-NOFP-NEXT: vadd.f32 s0, s6, s3
30 ; CHECK-NOFP-NEXT: vadd.f32 s0, s4, s0
[all …]
|
| /external/XNNPACK/scripts/ |
| D | generate-qs8-vadd.sh | 8 tools/xngen src/qs8-vadd/wasmsimd.c.in -D BATCH_TILE=8 -o src/qs8-vadd/gen/minmax-wasmsimd-x8.c
9 tools/xngen src/qs8-vadd/wasmsimd.c.in -D BATCH_TILE=16 -o src/qs8-vadd/gen/minmax-wasmsimd-x16.c
10 tools/xngen src/qs8-vadd/wasmsimd.c.in -D BATCH_TILE=24 -o src/qs8-vadd/gen/minmax-wasmsimd-x24.c
11 tools/xngen src/qs8-vadd/wasmsimd.c.in -D BATCH_TILE=32 -o src/qs8-vadd/gen/minmax-wasmsimd-x32.c
19 tools/xngen src/qs8-vadd/neon-ld64.c.in -D BATCH_TILE=8 -o src/qs8-vadd/gen/minmax-neon-ld64-x8.c
20 tools/xngen src/qs8-vadd/neon-ld64.c.in -D BATCH_TILE=16 -o src/qs8-vadd/gen/minmax-neon-ld64-x16.c
21 tools/xngen src/qs8-vadd/neon-ld64.c.in -D BATCH_TILE=24 -o src/qs8-vadd/gen/minmax-neon-ld64-x24.c
22 tools/xngen src/qs8-vadd/neon-ld64.c.in -D BATCH_TILE=32 -o src/qs8-vadd/gen/minmax-neon-ld64-x32.c
30 tools/xngen src/qs8-vadd/sse-mul16-ld64.c.in -D BATCH_TILE=8 -D SSE=2 -o src/qs8-vadd/gen/minmax-s…
31 tools/xngen src/qs8-vadd/sse-mul16-ld64.c.in -D BATCH_TILE=16 -D SSE=2 -o src/qs8-vadd/gen/minmax-s…
[all …]
|
| /external/llvm-project/llvm/test/MC/ARM/ |
| D | pr22395.s | 15 vadd.f32 s1, s2, s3
16 @ CHECK: vadd.f32 s1, s2, s3
20 vadd.f32 s1, s2, s3
21 @ CHECK: vadd.f32 s1, s2, s3
25 vadd.f32 s1, s2, s3
26 @ CHECK: vadd.f32 s1, s2, s3
30 vadd.f32 s1, s2, s3
31 @ CHECK: vadd.f32 s1, s2, s3
35 vadd.f32 s1, s2, s3
36 @ CHECK: vadd.f32 s1, s2, s3
[all …]
|
| D | neon-add-encoding.s | 4 @ CHECK: vadd.i8 d16, d17, d16 @ encoding: [0xa0,0x08,0x41,0xf2]
5 vadd.i8 d16, d17, d16
6 @ CHECK: vadd.i16 d16, d17, d16 @ encoding: [0xa0,0x08,0x51,0xf2]
7 vadd.i16 d16, d17, d16
8 @ CHECK: vadd.i64 d16, d17, d16 @ encoding: [0xa0,0x08,0x71,0xf2]
9 vadd.i64 d16, d17, d16
10 @ CHECK: vadd.i32 d16, d17, d16 @ encoding: [0xa0,0x08,0x61,0xf2]
11 vadd.i32 d16, d17, d16
12 @ CHECK: vadd.f32 d16, d16, d17 @ encoding: [0xa1,0x0d,0x40,0xf2]
13 vadd.f32 d16, d16, d17
[all …]
|
| /external/llvm/test/MC/ARM/ |
| D | pr22395.s | 15 vadd.f32 s1, s2, s3
16 @ CHECK: vadd.f32 s1, s2, s3
20 vadd.f32 s1, s2, s3
21 @ CHECK: vadd.f32 s1, s2, s3
25 vadd.f32 s1, s2, s3
26 @ CHECK: vadd.f32 s1, s2, s3
30 vadd.f32 s1, s2, s3
31 @ CHECK: vadd.f32 s1, s2, s3
35 vadd.f32 s1, s2, s3
36 @ CHECK: vadd.f32 s1, s2, s3
[all …]
|
| D | neon-add-encoding.s | 4 @ CHECK: vadd.i8 d16, d17, d16 @ encoding: [0xa0,0x08,0x41,0xf2]
5 vadd.i8 d16, d17, d16
6 @ CHECK: vadd.i16 d16, d17, d16 @ encoding: [0xa0,0x08,0x51,0xf2]
7 vadd.i16 d16, d17, d16
8 @ CHECK: vadd.i64 d16, d17, d16 @ encoding: [0xa0,0x08,0x71,0xf2]
9 vadd.i64 d16, d17, d16
10 @ CHECK: vadd.i32 d16, d17, d16 @ encoding: [0xa0,0x08,0x61,0xf2]
11 vadd.i32 d16, d17, d16
12 @ CHECK: vadd.f32 d16, d16, d17 @ encoding: [0xa1,0x0d,0x40,0xf2]
13 vadd.f32 d16, d16, d17
[all …]
|
| /external/boringssl/src/crypto/curve25519/asm/ |
| D | x25519-asm-arm.S | 128 vadd.i64 q12,q4,q1
129 vadd.i64 q13,q10,q1
132 vadd.i64 q5,q5,q12
134 vadd.i64 q14,q5,q0
135 vadd.i64 q11,q11,q13
137 vadd.i64 q15,q11,q0
142 vadd.i64 q6,q6,q12
144 vadd.i64 q14,q6,q1
145 vadd.i64 q2,q2,q13
149 vadd.i64 q14,q2,q1
[all …]
|
| /external/rust/crates/quiche/deps/boringssl/src/crypto/curve25519/asm/ |
| D | x25519-asm-arm.S | 128 vadd.i64 q12,q4,q1
129 vadd.i64 q13,q10,q1
132 vadd.i64 q5,q5,q12
134 vadd.i64 q14,q5,q0
135 vadd.i64 q11,q11,q13
137 vadd.i64 q15,q11,q0
142 vadd.i64 q6,q6,q12
144 vadd.i64 q14,q6,q1
145 vadd.i64 q2,q2,q13
149 vadd.i64 q14,q2,q1
[all …]
|
| /external/rust/crates/ring/crypto/curve25519/asm/ |
| D | x25519-asm-arm.S | 130 vadd.i64 q12,q4,q1
131 vadd.i64 q13,q10,q1
134 vadd.i64 q5,q5,q12
136 vadd.i64 q14,q5,q0
137 vadd.i64 q11,q11,q13
139 vadd.i64 q15,q11,q0
144 vadd.i64 q6,q6,q12
146 vadd.i64 q14,q6,q1
147 vadd.i64 q2,q2,q13
151 vadd.i64 q14,q2,q1
[all …]
|
| /external/libpng/arm/ |
| D | filter_neon.S | 70 vadd.u8 d0, d3, d4
71 vadd.u8 d1, d0, d5
72 vadd.u8 d2, d1, d6
73 vadd.u8 d3, d2, d7
90 vadd.u8 d0, d3, d22
92 vadd.u8 d1, d0, d5
96 vadd.u8 d2, d1, d6
98 vadd.u8 d3, d2, d7
112 vadd.u8 q0, q0, q1
127 vadd.u8 d0, d0, d4
[all …]
|
| /external/pdfium/third_party/libpng16/arm/ |
| D | filter_neon.S | 70 vadd.u8 d0, d3, d4
71 vadd.u8 d1, d0, d5
72 vadd.u8 d2, d1, d6
73 vadd.u8 d3, d2, d7
90 vadd.u8 d0, d3, d22
92 vadd.u8 d1, d0, d5
96 vadd.u8 d2, d1, d6
98 vadd.u8 d3, d2, d7
112 vadd.u8 q0, q0, q1
127 vadd.u8 d0, d0, d4
[all …]
|
| /external/llvm-project/llvm/test/CodeGen/ARM/ |
| D | vecreduce-fadd-legalization-strict.ll | 30 ; CHECK-NEXT: vadd.f32 s0, s16, s0
60 ; CHECK-NEXT: vadd.f32 s0, s2, s0
80 ; CHECK-NEXT: vadd.f64 d16, d17, d16
133 ; CHECK-NEXT: vadd.f32 s0, s0, s4
134 ; CHECK-NEXT: vadd.f32 s0, s0, s5
135 ; CHECK-NEXT: vadd.f32 s0, s0, s6
147 ; CHECK-NEXT: vadd.f32 s4, s0, s1
148 ; CHECK-NEXT: vadd.f32 s0, s4, s2
160 ; CHECK-NEXT: vadd.f32 s0, s0, s2
162 ; CHECK-NEXT: vadd.f32 s0, s0, s2
[all …]
|
| D | inlineasm-error-t-toofewregs.ll | 6 …vadd.F32 $0, $9, $10\0A\09vadd.F32 $1, $9, $10\0A\09vadd.F32 $2, $9, $10\0A\09vadd.F32 $3, $9, $10…
|
| D | big-endian-vector-callee.ll | 7 ; SOFT: vadd.f64 [[REG]]
8 ; HARD: vadd.f64 d{{[0-9]+}}, d0
20 ; SOFT: vadd.i64 [[REG]]
21 ; HARD: vadd.i64 d{{[0-9]+}}, d0
90 ; SOFT: vadd.f64 [[REG:d[0-9]+]]
92 ; HARD: vadd.f64 d0
98 ; SOFT: vadd.i64 [[REG]]
99 ; HARD: vadd.i64 d{{[0-9]+}}, d0
104 ; SOFT: vadd.f64 [[REG:d[0-9]+]]
106 ; HARD: vadd.f64 d0
[all …]
|
| D | saxpy10-a9.ll | 19 ; CHECK-NEXT: vadd
20 ; CHECK-NEXT: vadd
23 ; CHECK-NEXT: vadd
24 ; CHECK-NEXT: vadd
27 ; CHECK-NEXT: vadd
28 ; CHECK-NEXT: vadd
32 ; CHECK-NEXT: vadd
34 ; CHECK-NEXT: vadd
37 ; CHECK-NEXT: vadd
39 ; CHECK-NEXT: vadd
[all …]
|
| /external/libvpx/libvpx/vpx_dsp/arm/ |
| D | intrapred_neon_asm.asm | 315 vadd.s16 q1, q1, q3
316 vadd.s16 q2, q2, q3
327 vadd.s16 q1, q1, q3
328 vadd.s16 q2, q2, q3
364 vadd.s16 q0, q3, q0
365 vadd.s16 q1, q3, q1
370 vadd.s16 q8, q3, q8
371 vadd.s16 q9, q3, q9
386 vadd.s16 q0, q3, q0
387 vadd.s16 q1, q3, q1
[all …]
|
| /external/libvpx/config/arm-neon/vpx_dsp/arm/ |
| D | intrapred_neon_asm.asm.S | 340 vadd.s16 q1, q1, q3
341 vadd.s16 q2, q2, q3
352 vadd.s16 q1, q1, q3
353 vadd.s16 q2, q2, q3
390 vadd.s16 q0, q3, q0
391 vadd.s16 q1, q3, q1
396 vadd.s16 q8, q3, q8
397 vadd.s16 q9, q3, q9
412 vadd.s16 q0, q3, q0
413 vadd.s16 q1, q3, q1
[all …]
|
| /external/llvm/test/CodeGen/ARM/ |
| D | big-endian-vector-callee.ll | 7 ; SOFT: vadd.f64 [[REG]]
8 ; HARD: vadd.f64 d{{[0-9]+}}, d0
20 ; SOFT: vadd.i64 [[REG]]
21 ; HARD: vadd.i64 d{{[0-9]+}}, d0
90 ; SOFT: vadd.f64 [[REG:d[0-9]+]]
92 ; HARD: vadd.f64 d0
98 ; SOFT: vadd.i64 [[REG]]
99 ; HARD: vadd.i64 d{{[0-9]+}}, d0
104 ; SOFT: vadd.f64 [[REG:d[0-9]+]]
106 ; HARD: vadd.f64 d0
[all …]
|
| D | saxpy10-a9.ll | 19 ; CHECK-NEXT: vadd
20 ; CHECK-NEXT: vadd
23 ; CHECK-NEXT: vadd
24 ; CHECK-NEXT: vadd
27 ; CHECK-NEXT: vadd
28 ; CHECK-NEXT: vadd
32 ; CHECK-NEXT: vadd
34 ; CHECK-NEXT: vadd
37 ; CHECK-NEXT: vadd
39 ; CHECK-NEXT: vadd
[all …]
|
| /external/libhevc/common/arm/ |
| D | ihevc_itrans_recon_8x8.s | 248 vadd.s32 q5,q10,q11 @// c0 = y0 * cos4 + y4 * cos4(part of a0 and a1)
256 vadd.s32 q7,q5,q3 @// a0 = c0 + d0(part of r0,r7)
259 vadd.s32 q9,q10,q9 @// a1 = c1 + d1(part of r1,r6)
261 vadd.s32 q10,q7,q12 @// a0 + b0(part of r0)
264 vadd.s32 q12,q11,q14 @// a2 + b2(part of r2)
267 vadd.s32 q14,q9,q13 @// a1 + b1(part of r1)
270 vadd.s32 q13,q5,q15 @// a3 + b3(part of r3)
324 vadd.s32 q7,q10,q3 @// a0 = c0 + d0(part of r0,r7)
327 vadd.s32 q9,q10,q9 @// a1 = c1 + d1(part of r1,r6)
329 vadd.s32 q10,q7,q12 @// a0 + b0(part of r0)
[all …]
|
| D | ihevc_intra_pred_filters_luma_mode_11_to_17.s | 312 vadd.s8 d8, d8, d27 @ref_main_idx (add row)
314 vadd.s8 d9, d8, d2 @ref_main_idx + 1 (row 0)
319 vadd.s8 d4, d8, d2 @ref_main_idx (row 1)
320 vadd.s8 d5, d9, d2 @ref_main_idx + 1 (row 1)
327 vadd.s8 d8, d8, d3 @ref_main_idx (row 2)
328 vadd.s8 d9, d9, d3 @ref_main_idx + 1 (row 2)
337 vadd.s8 d4, d4, d3 @ref_main_idx (row 3)
338 vadd.s8 d5, d5, d3 @ref_main_idx + 1 (row 3)
348 vadd.s8 d8, d8, d3 @ref_main_idx (row 4)
349 vadd.s8 d9, d9, d3 @ref_main_idx + 1 (row 4)
[all …]
|
| /external/llvm/test/MC/Hexagon/ |
| D | v60-alu.s | 26 #CHECK: 1caacf90 { v17:16.w = vadd(v15.h,{{ *}}v10.h) }
27 v17:16.w=vadd(v15.h,v10.h)
44 #CHECK: 1cbad95c { v29:28.h = vadd(v25.ub,{{ *}}v26.ub) }
45 v29:28.h=vadd(v25.ub,v26.ub)
47 #CHECK: 1ca1dc64 { v5:4.w = vadd(v28.uh,{{ *}}v1.uh) }
48 v5:4.w=vadd(v28.uh,v1.uh)
68 #CHECK: 1c4dc78b { v11.w = vadd(v7.w,{{ *}}v13.w):sat }
69 v11.w=vadd(v7.w,v13.w):sat
77 #CHECK: 1c76dc98 { v25:24.b = vadd(v29:28.b,{{ *}}v23:22.b) }
78 v25:24.b=vadd(v29:28.b,v23:22.b)
[all …]
|
| /external/llvm-project/llvm/test/MC/Hexagon/ |
| D | v60-alu.s | 26 #CHECK: 1caacf90 { v17:16.w = vadd(v15.h,{{ *}}v10.h) }
27 v17:16.w=vadd(v15.h,v10.h)
44 #CHECK: 1cbad95c { v29:28.h = vadd(v25.ub,{{ *}}v26.ub) }
45 v29:28.h=vadd(v25.ub,v26.ub)
47 #CHECK: 1ca1dc64 { v5:4.w = vadd(v28.uh,{{ *}}v1.uh) }
48 v5:4.w=vadd(v28.uh,v1.uh)
68 #CHECK: 1c4dc78b { v11.w = vadd(v7.w,{{ *}}v13.w):sat }
69 v11.w=vadd(v7.w,v13.w):sat
77 #CHECK: 1c76dc98 { v25:24.b = vadd(v29:28.b,{{ *}}v23:22.b) }
78 v25:24.b=vadd(v29:28.b,v23:22.b)
[all …]
|
| /external/capstone/suite/MC/ARM/ |
| D | neon-add-encoding.s.cs | 2 0xa0,0x08,0x41,0xf2 = vadd.i8 d16, d17, d16
3 0xa0,0x08,0x51,0xf2 = vadd.i16 d16, d17, d16
4 0xa0,0x08,0x71,0xf2 = vadd.i64 d16, d17, d16
5 0xa0,0x08,0x61,0xf2 = vadd.i32 d16, d17, d16
6 0xa1,0x0d,0x40,0xf2 = vadd.f32 d16, d16, d17
7 0xe2,0x0d,0x40,0xf2 = vadd.f32 q8, q8, q9
106 0x05,0x68,0x06,0xf2 = vadd.i8 d6, d6, d5
107 0x01,0x78,0x17,0xf2 = vadd.i16 d7, d7, d1
108 0x02,0x88,0x28,0xf2 = vadd.i32 d8, d8, d2
109 0x03,0x98,0x39,0xf2 = vadd.i64 d9, d9, d3
[all …]
|
| /external/llvm-project/llvm/test/tools/llvm-mca/ARM/ |
| D | m4-targetfeatures.s | 4 vadd.f32 s0, s2, s2
5 vadd.f64 d0, d2, d2
16 # CHECK-NEXT: 1 1 1.00 vadd.f32 s0, s2, s2
17 # CHECK-NEXT: 1 1 1.00 vadd.f64 d0, d2, d2
28 # CHECK-NEXT: 1.00 vadd.f32 s0, s2, s2
29 # CHECK-NEXT: 1.00 vadd.f64 d0, d2, d2
|