Home
last modified time | relevance | path

Searched refs:vld4 (Results 1 – 25 of 75) sorted by relevance

123

/external/capstone/suite/MC/ARM/
Dneon-vld-encoding.s.cs86 0x1f,0x00,0x61,0xf4 = vld4.8 {d16, d17, d18, d19}, [r1:64]
87 0x6f,0x00,0x62,0xf4 = vld4.16 {d16, d17, d18, d19}, [r2:128]
88 0xbf,0x00,0x63,0xf4 = vld4.32 {d16, d17, d18, d19}, [r3:256]
89 0x3f,0x11,0x65,0xf4 = vld4.8 {d17, d19, d21, d23}, [r5:256]
90 0x4f,0x11,0x67,0xf4 = vld4.16 {d17, d19, d21, d23}, [r7]
91 0x8f,0x01,0x68,0xf4 = vld4.32 {d16, d18, d20, d22}, [r8]
92 0x1d,0x00,0x61,0xf4 = vld4.8 {d16, d17, d18, d19}, [r1:64]!
93 0x6d,0x00,0x62,0xf4 = vld4.16 {d16, d17, d18, d19}, [r2:128]!
94 0xbd,0x00,0x63,0xf4 = vld4.32 {d16, d17, d18, d19}, [r3:256]!
95 0x3d,0x11,0x65,0xf4 = vld4.8 {d17, d19, d21, d23}, [r5:256]!
[all …]
Dneont2-vld-encoding.s.cs25 0x60,0xf9,0x1f,0x00 = vld4.8 {d16, d17, d18, d19}, [r0:64]
26 0x60,0xf9,0x6f,0x00 = vld4.16 {d16, d17, d18, d19}, [r0:128]
27 0x60,0xf9,0xbf,0x00 = vld4.32 {d16, d17, d18, d19}, [r0:256]
28 0x60,0xf9,0x3d,0x01 = vld4.8 {d16, d18, d20, d22}, [r0:256]!
29 0x60,0xf9,0x3d,0x11 = vld4.8 {d17, d19, d21, d23}, [r0:256]!
30 0x60,0xf9,0x4d,0x01 = vld4.16 {d16, d18, d20, d22}, [r0]!
31 0x60,0xf9,0x4d,0x11 = vld4.16 {d17, d19, d21, d23}, [r0]!
32 0x60,0xf9,0x8d,0x01 = vld4.32 {d16, d18, d20, d22}, [r0]!
33 0x60,0xf9,0x8d,0x11 = vld4.32 {d17, d19, d21, d23}, [r0]!
47 0xe0,0xf9,0x3f,0x03 = vld4.8 {d16[1], d17[1], d18[1], d19[1]}, [r0:32]
[all …]
/external/llvm-project/llvm/test/MC/ARM/
Dneont2-vld-encoding.s54 @ CHECK: vld4.8 {d16, d17, d18, d19}, [r0:64] @ encoding: [0x60,0xf9,0x1f,0x00]
55 vld4.8 {d16, d17, d18, d19}, [r0:64]
56 @ CHECK: vld4.16 {d16, d17, d18, d19}, [r0:128] @ encoding: [0x60,0xf9,0x6f,0x00]
57 vld4.16 {d16, d17, d18, d19}, [r0:128]
58 @ CHECK: vld4.32 {d16, d17, d18, d19}, [r0:256] @ encoding: [0x60,0xf9,0xbf,0x00]
59 vld4.32 {d16, d17, d18, d19}, [r0:256]
60 @ CHECK: vld4.8 {d16, d18, d20, d22}, [r0:256]! @ encoding: [0x60,0xf9,0x3d,0x01]
61 vld4.8 {d16, d18, d20, d22}, [r0:256]!
62 @ CHECK: vld4.8 {d17, d19, d21, d23}, [r0:256]! @ encoding: [0x60,0xf9,0x3d,0x11]
63 vld4.8 {d17, d19, d21, d23}, [r0:256]!
[all …]
Dneon-vld-encoding.s199 vld4.8 {d16, d17, d18, d19}, [r1:64]
200 vld4.16 {d16, d17, d18, d19}, [r2:128]
201 vld4.32 {d16, d17, d18, d19}, [r3:256]
202 vld4.8 {d17, d19, d21, d23}, [r5:256]
203 vld4.16 {d17, d19, d21, d23}, [r7]
204 vld4.32 {d16, d18, d20, d22}, [r8]
206 vld4.s8 {d16, d17, d18, d19}, [r1:64]!
207 vld4.s16 {d16, d17, d18, d19}, [r2:128]!
208 vld4.s32 {d16, d17, d18, d19}, [r3:256]!
209 vld4.u8 {d17, d19, d21, d23}, [r5:256]!
[all …]
Dneon-vld-vst-align.s4099 vld4.8 {d0, d1, d2, d3}, [r4]
4100 vld4.8 {d0, d1, d2, d3}, [r4:16]
4101 vld4.8 {d0, d1, d2, d3}, [r4:32]
4102 vld4.8 {d0, d1, d2, d3}, [r4:64]
4103 vld4.8 {d0, d1, d2, d3}, [r4:128]
4104 vld4.8 {d0, d1, d2, d3}, [r4:256]
4106 @ CHECK: vld4.8 {d0, d1, d2, d3}, [r4] @ encoding: [0x24,0xf9,0x0f,0x00]
4108 @ CHECK-ERRORS: vld4.8 {d0, d1, d2, d3}, [r4:16]
4111 @ CHECK-ERRORS: vld4.8 {d0, d1, d2, d3}, [r4:32]
4113 @ CHECK: vld4.8 {d0, d1, d2, d3}, [r4:64] @ encoding: [0x24,0xf9,0x1f,0x00]
[all …]
/external/llvm/test/MC/ARM/
Dneont2-vld-encoding.s54 @ CHECK: vld4.8 {d16, d17, d18, d19}, [r0:64] @ encoding: [0x60,0xf9,0x1f,0x00]
55 vld4.8 {d16, d17, d18, d19}, [r0:64]
56 @ CHECK: vld4.16 {d16, d17, d18, d19}, [r0:128] @ encoding: [0x60,0xf9,0x6f,0x00]
57 vld4.16 {d16, d17, d18, d19}, [r0:128]
58 @ CHECK: vld4.32 {d16, d17, d18, d19}, [r0:256] @ encoding: [0x60,0xf9,0xbf,0x00]
59 vld4.32 {d16, d17, d18, d19}, [r0:256]
60 @ CHECK: vld4.8 {d16, d18, d20, d22}, [r0:256]! @ encoding: [0x60,0xf9,0x3d,0x01]
61 vld4.8 {d16, d18, d20, d22}, [r0:256]!
62 @ CHECK: vld4.8 {d17, d19, d21, d23}, [r0:256]! @ encoding: [0x60,0xf9,0x3d,0x11]
63 vld4.8 {d17, d19, d21, d23}, [r0:256]!
[all …]
Dneon-vld-encoding.s199 vld4.8 {d16, d17, d18, d19}, [r1:64]
200 vld4.16 {d16, d17, d18, d19}, [r2:128]
201 vld4.32 {d16, d17, d18, d19}, [r3:256]
202 vld4.8 {d17, d19, d21, d23}, [r5:256]
203 vld4.16 {d17, d19, d21, d23}, [r7]
204 vld4.32 {d16, d18, d20, d22}, [r8]
206 vld4.s8 {d16, d17, d18, d19}, [r1:64]!
207 vld4.s16 {d16, d17, d18, d19}, [r2:128]!
208 vld4.s32 {d16, d17, d18, d19}, [r3:256]!
209 vld4.u8 {d17, d19, d21, d23}, [r5:256]!
[all …]
Dneon-vld-vst-align.s4099 vld4.8 {d0, d1, d2, d3}, [r4]
4100 vld4.8 {d0, d1, d2, d3}, [r4:16]
4101 vld4.8 {d0, d1, d2, d3}, [r4:32]
4102 vld4.8 {d0, d1, d2, d3}, [r4:64]
4103 vld4.8 {d0, d1, d2, d3}, [r4:128]
4104 vld4.8 {d0, d1, d2, d3}, [r4:256]
4106 @ CHECK: vld4.8 {d0, d1, d2, d3}, [r4] @ encoding: [0x24,0xf9,0x0f,0x00]
4108 @ CHECK-ERRORS: vld4.8 {d0, d1, d2, d3}, [r4:16]
4111 @ CHECK-ERRORS: vld4.8 {d0, d1, d2, d3}, [r4:32]
4113 @ CHECK: vld4.8 {d0, d1, d2, d3}, [r4:64] @ encoding: [0x24,0xf9,0x1f,0x00]
[all …]
/external/llvm/test/CodeGen/ARM/
Dvld4.ll17 ;CHECK: vld4.8 {d16, d17, d18, d19}, [r0:64]
18 %tmp1 = call %struct.__neon_int8x8x4_t @llvm.arm.neon.vld4.v8i8.p0i8(i8* %A, i32 8)
28 ;CHECK: vld4.8 {d16, d17, d18, d19}, [r2:128], r1
30 %tmp1 = call %struct.__neon_int8x8x4_t @llvm.arm.neon.vld4.v8i8.p0i8(i8* %A, i32 16)
42 ;CHECK: vld4.16 {d16, d17, d18, d19}, [r0:128]
44 %tmp1 = call %struct.__neon_int16x4x4_t @llvm.arm.neon.vld4.v4i16.p0i8(i8* %tmp0, i32 16)
54 ;CHECK: vld4.32 {d16, d17, d18, d19}, [r0:256]
56 %tmp1 = call %struct.__neon_int32x2x4_t @llvm.arm.neon.vld4.v2i32.p0i8(i8* %tmp0, i32 32)
65 ;CHECK: vld4.32
67 %tmp1 = call %struct.__neon_float32x2x4_t @llvm.arm.neon.vld4.v2f32.p0i8(i8* %tmp0, i32 1)
[all …]
Dout-of-registers.ll11 …%2 = tail call { <4 x float>, <4 x float>, <4 x float>, <4 x float> } @llvm.arm.neon.vld4.v4f32.p0…
31 declare { <4 x float>, <4 x float>, <4 x float>, <4 x float> } @llvm.arm.neon.vld4.v4f32.p0i8(i8*, …
/external/llvm-project/llvm/test/CodeGen/ARM/
Dvld4.ll17 ;CHECK: vld4.8 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:64]
18 %tmp1 = call %struct.__neon_int8x8x4_t @llvm.arm.neon.vld4.v8i8.p0i8(i8* %A, i32 8)
28 ;CHECK: vld4.8 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:128], r1
30 %tmp1 = call %struct.__neon_int8x8x4_t @llvm.arm.neon.vld4.v8i8.p0i8(i8* %A, i32 16)
42 ;CHECK: vld4.16 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:128]
44 %tmp1 = call %struct.__neon_int16x4x4_t @llvm.arm.neon.vld4.v4i16.p0i8(i8* %tmp0, i32 16)
54 ;CHECK: vld4.32 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:256]
56 %tmp1 = call %struct.__neon_int32x2x4_t @llvm.arm.neon.vld4.v2i32.p0i8(i8* %tmp0, i32 32)
65 ;CHECK: vld4.32
67 %tmp1 = call %struct.__neon_float32x2x4_t @llvm.arm.neon.vld4.v2f32.p0i8(i8* %tmp0, i32 1)
[all …]
Darm-vlddup.ll124 ; CHECK: vld4.16 {d16[], d17[], d18[], d19[]}, [r1]
132 ; CHECK: vld4.32 {d16[], d17[], d18[], d19[]}, [r1]
148 ; CHECK: vld4.8 {d16[], d17[], d18[], d19[]}, [r1]
210 ; CHECK: vld4.16 {d16[], d18[], d20[], d22[]}, [r1]
211 ; CHECK: vld4.16 {d17[], d19[], d21[], d23[]}, [r1]
219 ; CHECK: vld4.32 {d16[], d18[], d20[], d22[]}, [r1]
220 ; CHECK: vld4.32 {d17[], d19[], d21[], d23[]}, [r1]
228 ; CHECK: vld4.8 {d16[], d18[], d20[], d22[]}, [r1]
229 ; CHECK: vld4.8 {d17[], d19[], d21[], d23[]}, [r1]
Dout-of-registers.ll11 …%2 = tail call { <4 x float>, <4 x float>, <4 x float>, <4 x float> } @llvm.arm.neon.vld4.v4f32.p0…
31 declare { <4 x float>, <4 x float>, <4 x float>, <4 x float> } @llvm.arm.neon.vld4.v4f32.p0i8(i8*, …
/external/libavc/common/arm/
Dih264_deblk_chroma_a9.s174 vld4.16 {d0[0], d2[0], d4[0], d6[0]}, [r0], r1
175 vld4.16 {d0[1], d2[1], d4[1], d6[1]}, [r0], r1
176 vld4.16 {d0[2], d2[2], d4[2], d6[2]}, [r0], r1
177 vld4.16 {d0[3], d2[3], d4[3], d6[3]}, [r0], r1
179 vld4.16 {d1[0], d3[0], d5[0], d7[0]}, [r0], r1
180 vld4.16 {d1[1], d3[1], d5[1], d7[1]}, [r0], r1
181 vld4.16 {d1[2], d3[2], d5[2], d7[2]}, [r0], r1
182 vld4.16 {d1[3], d3[3], d5[3], d7[3]}, [r0], r1
379 vld4.16 {d0[0], d2[0], d4[0], d6[0]}, [r0], r1
380 vld4.16 {d0[1], d2[1], d4[1], d6[1]}, [r0], r1
[all …]
/external/llvm-project/llvm/test/CodeGen/AArch64/
Daarch64-bf16-ldst-intrinsics.ll359 …%vld4 = tail call { <4 x bfloat>, <4 x bfloat>, <4 x bfloat>, <4 x bfloat> } @llvm.aarch64.neon.ld…
360 …%vld4.fca.0.extract = extractvalue { <4 x bfloat>, <4 x bfloat>, <4 x bfloat>, <4 x bfloat> } %vld…
361 …%vld4.fca.1.extract = extractvalue { <4 x bfloat>, <4 x bfloat>, <4 x bfloat>, <4 x bfloat> } %vld…
362 …%vld4.fca.2.extract = extractvalue { <4 x bfloat>, <4 x bfloat>, <4 x bfloat>, <4 x bfloat> } %vld…
363 …%vld4.fca.3.extract = extractvalue { <4 x bfloat>, <4 x bfloat>, <4 x bfloat>, <4 x bfloat> } %vld…
364 …%.fca.0.0.insert = insertvalue %struct.bfloat16x4x4_t undef, <4 x bfloat> %vld4.fca.0.extract, 0, 0
365 …%.fca.0.1.insert = insertvalue %struct.bfloat16x4x4_t %.fca.0.0.insert, <4 x bfloat> %vld4.fca.1.e…
366 …%.fca.0.2.insert = insertvalue %struct.bfloat16x4x4_t %.fca.0.1.insert, <4 x bfloat> %vld4.fca.2.e…
367 …%.fca.0.3.insert = insertvalue %struct.bfloat16x4x4_t %.fca.0.2.insert, <4 x bfloat> %vld4.fca.3.e…
381 …%vld4 = tail call { <8 x bfloat>, <8 x bfloat>, <8 x bfloat>, <8 x bfloat> } @llvm.aarch64.neon.ld…
[all …]
/external/llvm/test/Transforms/InstCombine/
Dneon-intrinsics.ll6 ; CHECK: vld4.v2i32.p0i8({{.*}}, i32 32)
15 …%tmp1 = call %struct.__neon_int32x2x4_t @llvm.arm.neon.vld4.v2i32.p0i8(i8* bitcast ([8 x i32]* @x …
24 declare %struct.__neon_int32x2x4_t @llvm.arm.neon.vld4.v2i32.p0i8(i8*, i32) nounwind readonly
/external/llvm-project/llvm/test/Transforms/InstCombine/ARM/
Dneon-intrinsics.ll6 ; CHECK: vld4.v2i32.p0i8({{.*}}, i32 32)
15 …%tmp1 = call %struct.__neon_int32x2x4_t @llvm.arm.neon.vld4.v2i32.p0i8(i8* bitcast ([8 x i32]* @x …
24 declare %struct.__neon_int32x2x4_t @llvm.arm.neon.vld4.v2i32.p0i8(i8*, i32) nounwind readonly
/external/libavc/encoder/arm/
Dih264e_fmt_conv.s293 vld4.8 {d0, d1, d2, d3}, [r3]! @// Load the 16 elements of row 1
294 vld4.8 {d4, d5, d6, d7}, [r8]! @// Load the 16 elements of row 2
321 vld4.8 {d0, d1, d2, d3}, [r3]! @// Load the 16 elements of row 1
322 vld4.8 {d4, d5, d6, d7}, [r8]! @// Load the 16 elements of row 2
/external/llvm-project/llvm/test/tools/llvm-mca/ARM/
Dcortex-a57-neon-instructions.s808 vld4.8 {d16, d17, d18, d19}, [r0:64]
809 vld4.16 {d16, d17, d18, d19}, [r0:128]
810 vld4.32 {d16, d17, d18, d19}, [r0:256]
811 vld4.8 {d16, d18, d20, d22}, [r0:256]!
812 vld4.8 {d17, d19, d21, d23}, [r0:256]!
813 vld4.16 {d16, d18, d20, d22}, [r0]!
814 vld4.16 {d17, d19, d21, d23}, [r0]!
815 vld4.32 {d16, d18, d20, d22}, [r0]!
816 vld4.32 {d17, d19, d21, d23}, [r0]!
839 vld4.8 {d16[1], d17[1], d18[1], d19[1]}, [r0:32]
[all …]
/external/llvm/test/MC/Disassembler/ARM/
Dneon-tests.txt18 # CHECK: vld4.8 {d0, d1, d2, d3}, [r2], r7
21 # CHECK: vld4.8 {d4, d6, d8, d10}, [r2]
27 # CHECK: vld4.16 {d3[], d5[], d7[], d9[]}, [r0:64]!
Dneont-VLD-reencoding.txt75 # CHECK: vld4.32 {d0[0], d1[0], d2[0], d3[0]}, [r0:128], r0 @ encoding: [0xa0,0xf9,0x20,0x0b]
76 # CHECK: vld4.16 {d0[0], d2[0], d4[0], d6[0]}, [r0], r0 @ encoding: [0xa0,0xf9,0x20,0x07]
77 # CHECK: vld4.8 {d0[1], d1[1], d2[1], d3[1]}, [r0], r0 @ encoding: [0xa0,0xf9,0x20,0x03]
/external/llvm-project/llvm/test/MC/Disassembler/ARM/
Dneon-tests.txt21 # CHECK: vld4.8 {d0, d1, d2, d3}, [r2], r7
24 # CHECK: vld4.8 {d4, d6, d8, d10}, [r2]
30 # CHECK: vld4.16 {d3[], d5[], d7[], d9[]}, [r0:64]!
Dneont-VLD-reencoding.txt75 # CHECK: vld4.32 {d0[0], d1[0], d2[0], d3[0]}, [r0:128], r0 @ encoding: [0xa0,0xf9,0x20,0x0b]
76 # CHECK: vld4.16 {d0[0], d2[0], d4[0], d6[0]}, [r0], r0 @ encoding: [0xa0,0xf9,0x20,0x07]
77 # CHECK: vld4.8 {d0[1], d1[1], d2[1], d3[1]}, [r0], r0 @ encoding: [0xa0,0xf9,0x20,0x03]
/external/libpng/arm/
Dfilter_neon.S69 vld4.32 {d4[],d5[],d6[],d7[]}, [r1,:128]
124 vld4.32 {d4[],d5[],d6[],d7[]}, [r1,:128]
125 vld4.32 {d16[],d17[],d18[],d19[]},[r2,:128]!
197 vld4.32 {d4[],d5[],d6[],d7[]}, [r1,:128]
198 vld4.32 {d16[],d17[],d18[],d19[]},[r2,:128]!
/external/pdfium/third_party/libpng16/arm/
Dfilter_neon.S69 vld4.32 {d4[],d5[],d6[],d7[]}, [r1,:128]
124 vld4.32 {d4[],d5[],d6[],d7[]}, [r1,:128]
125 vld4.32 {d16[],d17[],d18[],d19[]},[r2,:128]!
197 vld4.32 {d4[],d5[],d6[],d7[]}, [r1,:128]
198 vld4.32 {d16[],d17[],d18[],d19[]},[r2,:128]!

123