Home
last modified time | relevance | path

Searched refs:vrev64 (Results 1 – 25 of 100) sorted by relevance

1234

/external/libhevc/common/arm/
Dihevc_intra_pred_chroma_mode2.s128 vrev64.8 d16,d0
129 vrev64.8 d17,d1
146 vrev64.8 d18,d2
147 vrev64.8 d19,d3
150 vrev64.8 d20,d4
151 vrev64.8 d21,d5
154 vrev64.8 d22,d6
155 vrev64.8 d23,d7
157 vrev64.8 d24,d8
158 vrev64.8 d25,d9
[all …]
Dihevc_intra_pred_luma_mode2.s142 vrev64.8 d8,d0
143 vrev64.8 d9,d1
146 vrev64.8 d10,d2
147 vrev64.8 d11,d3
150 vrev64.8 d12,d4
153 vrev64.8 d13,d5
154 vrev64.8 d14,d6
155 vrev64.8 d15,d7
200 vrev64.8 d8,d0
203 vrev64.8 d9,d1
[all …]
/external/llvm-project/llvm/test/MC/ARM/
Dneon-reverse-encoding.s3 @ CHECK: vrev64.8 d16, d16 @ encoding: [0x20,0x00,0xf0,0xf3]
4 vrev64.8 d16, d16
5 @ CHECK: vrev64.16 d16, d16 @ encoding: [0x20,0x00,0xf4,0xf3]
6 vrev64.16 d16, d16
7 @ CHECK: vrev64.32 d16, d16 @ encoding: [0x20,0x00,0xf8,0xf3]
8 vrev64.32 d16, d16
9 @ CHECK: vrev64.8 q8, q8 @ encoding: [0x60,0x00,0xf0,0xf3]
10 vrev64.8 q8, q8
11 @ CHECK: vrev64.16 q8, q8 @ encoding: [0x60,0x00,0xf4,0xf3]
12 vrev64.16 q8, q8
[all …]
Dneont2-reverse-encoding.s3 @ CHECK: vrev64.8 d16, d16 @ encoding: [0xf0,0xff,0x20,0x00]
4 vrev64.8 d16, d16
5 @ CHECK: vrev64.16 d16, d16 @ encoding: [0xf4,0xff,0x20,0x00]
6 vrev64.16 d16, d16
7 @ CHECK: vrev64.32 d16, d16 @ encoding: [0xf8,0xff,0x20,0x00]
8 vrev64.32 d16, d16
9 @ CHECK: vrev64.8 q8, q8 @ encoding: [0xf0,0xff,0x60,0x00]
10 vrev64.8 q8, q8
11 @ CHECK: vrev64.16 q8, q8 @ encoding: [0xf4,0xff,0x60,0x00]
12 vrev64.16 q8, q8
[all …]
/external/llvm/test/MC/ARM/
Dneon-reverse-encoding.s3 @ CHECK: vrev64.8 d16, d16 @ encoding: [0x20,0x00,0xf0,0xf3]
4 vrev64.8 d16, d16
5 @ CHECK: vrev64.16 d16, d16 @ encoding: [0x20,0x00,0xf4,0xf3]
6 vrev64.16 d16, d16
7 @ CHECK: vrev64.32 d16, d16 @ encoding: [0x20,0x00,0xf8,0xf3]
8 vrev64.32 d16, d16
9 @ CHECK: vrev64.8 q8, q8 @ encoding: [0x60,0x00,0xf0,0xf3]
10 vrev64.8 q8, q8
11 @ CHECK: vrev64.16 q8, q8 @ encoding: [0x60,0x00,0xf4,0xf3]
12 vrev64.16 q8, q8
[all …]
Dneont2-reverse-encoding.s3 @ CHECK: vrev64.8 d16, d16 @ encoding: [0xf0,0xff,0x20,0x00]
4 vrev64.8 d16, d16
5 @ CHECK: vrev64.16 d16, d16 @ encoding: [0xf4,0xff,0x20,0x00]
6 vrev64.16 d16, d16
7 @ CHECK: vrev64.32 d16, d16 @ encoding: [0xf8,0xff,0x20,0x00]
8 vrev64.32 d16, d16
9 @ CHECK: vrev64.8 q8, q8 @ encoding: [0xf0,0xff,0x60,0x00]
10 vrev64.8 q8, q8
11 @ CHECK: vrev64.16 q8, q8 @ encoding: [0xf4,0xff,0x60,0x00]
12 vrev64.16 q8, q8
[all …]
/external/llvm-project/llvm/test/CodeGen/ARM/
Dbig-endian-vector-callee.ll33 ; SOFT: vrev64.32 [[REG]]
34 ; HARD: vrev64.32 d{{[0-9]+}}, d0
46 ; SOFT: vrev64.32 [[REG]]
47 ; HARD: vrev64.32 d{{[0-9]+}}, d0
59 ; SOFT: vrev64.16 [[REG]]
60 ; HARD: vrev64.16 d{{[0-9]+}}, d0
72 ; SOFT: vrev64.8 [[REG]]
73 ; HARD: vrev64.8 d{{[0-9]+}}, d0
112 ; SOFT: vrev64.32 [[REG]]
113 ; HARD: vrev64.32 d{{[0-9]+}}, d0
[all …]
Dneon-vmovn.ll21 ; CHECKBE-NEXT: vrev64.32 q8, q1
22 ; CHECKBE-NEXT: vrev64.32 q9, q0
26 ; CHECKBE-NEXT: vrev64.16 q0, q8
44 ; CHECKBE-NEXT: vrev64.32 q8, q0
45 ; CHECKBE-NEXT: vrev64.32 q9, q1
49 ; CHECKBE-NEXT: vrev64.16 q0, q8
68 ; CHECKBE-NEXT: vrev64.16 q8, q1
69 ; CHECKBE-NEXT: vrev64.16 q9, q0
73 ; CHECKBE-NEXT: vrev64.8 q0, q8
91 ; CHECKBE-NEXT: vrev64.16 q8, q0
[all …]
Dbig-endian-neon-fp16-bitconv.ll10 ; CHECK-NEXT: vrev64.16 d16, d16
11 ; CHECK-NEXT: vrev64.16 d17, d17
13 ; CHECK-NEXT: vrev64.16 d16, d16
28 ; CHECK-NEXT: vrev64.16 d17, d0
29 ; CHECK-NEXT: vrev64.16 d16, d16
31 ; CHECK-NEXT: vrev64.16 d16, d16
46 ; CHECK-NEXT: vrev64.32 d17, d0
47 ; CHECK-NEXT: vrev64.32 d16, d16
50 ; CHECK-NEXT: vrev64.16 d17, d17
53 ; CHECK-NEXT: vrev64.16 d16, d16
[all …]
Dbig-endian-vector-caller.ll39 ; SOFT: vrev64.32 [[REG:d[0-9]+]]
41 ; HARD: vrev64.32 d0
55 ; SOFT: vrev64.32 [[REG:d[0-9]+]]
57 ; HARD: vrev64.32 d0
71 ; SOFT: vrev64.16 [[REG:d[0-9]+]]
73 ; HARD: vrev64.16 d0
87 ; SOFT: vrev64.8 [[REG:d[0-9]+]]
89 ; HARD: vrev64.8 d0
136 ; SOFT: vrev64.32 [[REG:d[0-9]+]]
138 ; HARD: vrev64.32 d0
[all …]
Dfp16-vector-argument.ll26 ; SOFTEB-NEXT: vrev64.16 d16, d16
28 ; SOFTEB-NEXT: vrev64.16 d16, d16
34 ; HARDEB-NEXT: vrev64.16 d16, d0
36 ; HARDEB-NEXT: vrev64.16 d0, d16
63 ; SOFTEB-NEXT: vrev64.16 q8, q8
65 ; SOFTEB-NEXT: vrev64.16 q8, q8
72 ; HARDEB-NEXT: vrev64.16 q8, q0
74 ; HARDEB-NEXT: vrev64.16 q0, q8
116 ; SOFTEB-NEXT: vrev64.16 d16, d16
121 ; SOFTEB-NEXT: vrev64.16 q8, q8
[all …]
Dbig-endian-neon-bitconv.ll20 ; CHECK: vrev64.8
30 ; CHECK: vrev64.8
41 ; CHECK: vrev64.16
51 ; CHECK: vrev64.16
62 ; CHECK: vrev64.32
72 ; CHECK: vrev64.32
83 ; CHECK: vrev64.32
93 ; CHECK: vrev64.32
104 ; CHECK: vrev64.8
114 ; CHECK: vrev64.8
[all …]
/external/llvm/test/CodeGen/ARM/
Dbig-endian-vector-callee.ll33 ; SOFT: vrev64.32 [[REG]]
34 ; HARD: vrev64.32 d{{[0-9]+}}, d0
46 ; SOFT: vrev64.32 [[REG]]
47 ; HARD: vrev64.32 d{{[0-9]+}}, d0
59 ; SOFT: vrev64.16 [[REG]]
60 ; HARD: vrev64.16 d{{[0-9]+}}, d0
72 ; SOFT: vrev64.8 [[REG]]
73 ; HARD: vrev64.8 d{{[0-9]+}}, d0
112 ; SOFT: vrev64.32 [[REG]]
113 ; HARD: vrev64.32 d{{[0-9]+}}, d0
[all …]
Dbig-endian-vector-caller.ll39 ; SOFT: vrev64.32 [[REG:d[0-9]+]]
41 ; HARD: vrev64.32 d0
55 ; SOFT: vrev64.32 [[REG:d[0-9]+]]
57 ; HARD: vrev64.32 d0
71 ; SOFT: vrev64.16 [[REG:d[0-9]+]]
73 ; HARD: vrev64.16 d0
87 ; SOFT: vrev64.8 [[REG:d[0-9]+]]
89 ; HARD: vrev64.8 d0
136 ; SOFT: vrev64.32 [[REG:d[0-9]+]]
138 ; HARD: vrev64.32 d0
[all …]
Dbig-endian-neon-bitconv.ll20 ; CHECK: vrev64.8
30 ; CHECK: vrev64.8
41 ; CHECK: vrev64.16
51 ; CHECK: vrev64.16
62 ; CHECK: vrev64.32
72 ; CHECK: vrev64.32
83 ; CHECK: vrev64.32
93 ; CHECK: vrev64.32
104 ; CHECK: vrev64.8
114 ; CHECK: vrev64.8
[all …]
Dvrev.ll5 ;CHECK: vrev64.8
13 ;CHECK: vrev64.16
21 ;CHECK: vrev64.32
29 ;CHECK: vrev64.32
37 ;CHECK: vrev64.8
45 ;CHECK: vrev64.16
53 ;CHECK: vrev64.32
61 ;CHECK: vrev64.32
119 ;CHECK: vrev64.8
138 ;CHECK: vrev64.32
[all …]
/external/llvm-project/llvm/test/CodeGen/Thumb2/mve-intrinsics/
Dvmovl.ll13 ; BE-NEXT: vrev64.8 q1, q0
15 ; BE-NEXT: vrev64.16 q0, q1
31 ; BE-NEXT: vrev64.16 q1, q0
33 ; BE-NEXT: vrev64.32 q0, q1
49 ; BE-NEXT: vrev64.8 q1, q0
51 ; BE-NEXT: vrev64.16 q0, q1
67 ; BE-NEXT: vrev64.16 q1, q0
69 ; BE-NEXT: vrev64.32 q0, q1
85 ; BE-NEXT: vrev64.8 q1, q0
87 ; BE-NEXT: vrev64.16 q0, q1
[all …]
Dvmovn.ll13 ; BE-NEXT: vrev64.16 q2, q1
14 ; BE-NEXT: vrev64.8 q1, q0
16 ; BE-NEXT: vrev64.8 q0, q1
34 ; BE-NEXT: vrev64.32 q2, q1
35 ; BE-NEXT: vrev64.16 q1, q0
37 ; BE-NEXT: vrev64.16 q0, q1
55 ; BE-NEXT: vrev64.16 q2, q1
56 ; BE-NEXT: vrev64.8 q1, q0
58 ; BE-NEXT: vrev64.8 q0, q1
76 ; BE-NEXT: vrev64.32 q2, q1
[all …]
/external/capstone/suite/MC/ARM/
Dneon-reverse-encoding.s.cs2 0x20,0x00,0xf0,0xf3 = vrev64.8 d16, d16
3 0x20,0x00,0xf4,0xf3 = vrev64.16 d16, d16
4 0x20,0x00,0xf8,0xf3 = vrev64.32 d16, d16
5 0x60,0x00,0xf0,0xf3 = vrev64.8 q8, q8
6 0x60,0x00,0xf4,0xf3 = vrev64.16 q8, q8
7 0x60,0x00,0xf8,0xf3 = vrev64.32 q8, q8
Dneont2-reverse-encoding.s.cs2 0xf0,0xff,0x20,0x00 = vrev64.8 d16, d16
3 0xf4,0xff,0x20,0x00 = vrev64.16 d16, d16
4 0xf8,0xff,0x20,0x00 = vrev64.32 d16, d16
5 0xf0,0xff,0x60,0x00 = vrev64.8 q8, q8
6 0xf4,0xff,0x60,0x00 = vrev64.16 q8, q8
7 0xf8,0xff,0x60,0x00 = vrev64.32 q8, q8
/external/llvm-project/llvm/test/CodeGen/Thumb2/
Dmve-vmovn.ll13 ; CHECKBE-NEXT: vrev64.32 q2, q1
14 ; CHECKBE-NEXT: vrev64.32 q1, q0
16 ; CHECKBE-NEXT: vrev64.16 q0, q1
33 ; CHECKBE-NEXT: vrev64.32 q2, q0
34 ; CHECKBE-NEXT: vrev64.32 q3, q1
36 ; CHECKBE-NEXT: vrev64.16 q0, q3
52 ; CHECKBE-NEXT: vrev64.16 q2, q1
53 ; CHECKBE-NEXT: vrev64.16 q1, q0
55 ; CHECKBE-NEXT: vrev64.8 q0, q1
72 ; CHECKBE-NEXT: vrev64.16 q2, q0
[all …]
Dmve-pred-spill.ll38 ; CHECK-BE-NEXT: vrev64.32 q4, q1
39 ; CHECK-BE-NEXT: vrev64.32 q1, q0
44 ; CHECK-BE-NEXT: vrev64.32 q0, q1
47 ; CHECK-BE-NEXT: vrev64.32 q1, q0
49 ; CHECK-BE-NEXT: vrev64.32 q0, q1
90 ; CHECK-BE-NEXT: vrev64.16 q4, q1
92 ; CHECK-BE-NEXT: vrev64.16 q2, q0
97 ; CHECK-BE-NEXT: vrev64.16 q0, q1
100 ; CHECK-BE-NEXT: vrev64.16 q1, q0
102 ; CHECK-BE-NEXT: vrev64.16 q0, q1
[all …]
Dmve-be.ll58 ; CHECK-BE-NEXT: vrev64.32 q1, q0
87 ; CHECK-BE-NEXT: vrev64.32 q1, q0
90 ; CHECK-BE-NEXT: vrev64.32 q1, q0
107 ; CHECK-BE-NEXT: vrev64.32 q2, q1
108 ; CHECK-BE-NEXT: vrev64.32 q1, q0
110 ; CHECK-BE-NEXT: vrev64.32 q0, q1
152 ; CHECK-BE-NEXT: vrev64.32 q1, q0
154 ; CHECK-BE-NEXT: vrev64.32 q1, q0
160 ; CHECK-BE-NEXT: vrev64.32 q1, q0
162 ; CHECK-BE-NEXT: vrev64.32 q1, q0
[all …]
Dmve-pred-loadstore.ll41 ; CHECK-BE-NEXT: vrev64.32 q1, q0
45 ; CHECK-BE-NEXT: vrev64.32 q0, q1
106 ; CHECK-BE-NEXT: vrev64.16 q1, q0
110 ; CHECK-BE-NEXT: vrev64.16 q0, q1
130 ; CHECK-BE-NEXT: vrev64.8 q1, q0
135 ; CHECK-BE-NEXT: vrev64.8 q0, q1
169 ; CHECK-BE-NEXT: vrev64.32 q2, q1
202 ; CHECK-BE-NEXT: vrev64.32 q1, q0
261 ; CHECK-BE-NEXT: vrev64.16 q1, q0
307 ; CHECK-BE-NEXT: vrev64.8 q1, q0
[all …]
Dmve-vmovimm.ll78 ; CHECKBE-NEXT: vrev64.8 q0, q1
145 ; CHECKBE-NEXT: vrev64.8 q0, q1
212 ; CHECKBE-NEXT: vrev64.8 q0, q1
252 ; CHECKBE-NEXT: vrev64.8 q0, q1
310 ; CHECKBE-NEXT: vrev64.8 q0, q1
383 ; CHECKBE-NEXT: vrev64.8 q0, q1
414 ; CHECKBE-NEXT: vrev64.8 q0, q1
465 ; CHECKBE-NEXT: vrev64.8 q0, q1
488 ; CHECKBE-NEXT: vrev64.8 q2, q1
489 ; CHECKBE-NEXT: vrev64.8 q1, q0
[all …]

1234