| /external/libxaac/decoder/armv7/ |
| D | ixheaacd_esbr_qmfsyn64_winadd.s | 73 VLD1.32 {D16, D17}, [R0], R8
77 VMLAL.S32 Q14, D17, D19
111 VLD1.32 {D16, D17}, [R1], R8
115 VMLAL.S32 Q14, D17, D19
166 VLD1.32 {D16, D17}, [R0], R8
170 VMLAL.S32 Q14, D17, D19
204 VLD1.32 {D16, D17}, [R1], R8
208 VMLAL.S32 Q14, D17, D19
255 VLD1.32 {D16, D17}, [R0], R8
259 VMLAL.S32 Q14, D17, D19
[all …]
|
| D | ixheaacd_overlap_add2.s | 116 VST1.32 D17[0], [R2], R11
117 VST1.32 D17[1], [R2], R11
144 VST1.32 D17[0], [R2], R11
145 VST1.32 D17[1], [R2], R11
244 VST1.32 D17[0], [R7], R8
245 VST1.32 D17[1], [R7], R8
264 VST1.32 D17[0], [R7], R8
265 VST1.32 D17[1], [R7], R8
|
| D | ixheaacd_sbr_qmfsyn64_winadd.s | 111 VLD1.16 D17, [R12], R9
114 VMLAL.S16 Q13, D17, D16
175 VLD1.16 D17, [R12], R9
215 VMLAL.S16 Q13, D17, D16
266 VLD1.16 D17, [R12], R9
269 VMLAL.S16 Q13, D17, D16
331 VLD1.16 D17, [R12], R9
362 VMLAL.S16 Q13, D17, D16
|
| D | ixheaacd_post_twiddle.s | 181 VUZP.16 D16, D17
199 VMLAL.S16 Q3, D17, D10
289 VUZP.16 D16, D17
307 VMLAL.S16 Q3, D17, D10
389 VUZP.16 D16, D17
406 VMLAL.S16 Q3, D17, D10
505 VUZP.16 D16, D17
523 VMLAL.S16 Q3, D17, D10
534 VST2.32 {D15[0], D17[0]}, [R0]!
|
| D | ixheaacd_dct3_32.s | 323 VUZP.16 D16, D17
336 VMLAL.S16 Q15, D17, D10
338 VMLSL.S16 Q14, D17, D8
377 VUZP.16 D16, D17
388 VMLAL.S16 Q15, D17, D10
390 VMLSL.S16 Q14, D17, D8
436 VUZP.16 D16, D17
446 VMLAL.S16 Q15, D17, D10
451 VMLSL.S16 Q14, D17, D8
|
| D | ixheaacd_sbr_qmfanal32_winadds.s | 147 VLD2.16 {D17, D18}, [R3]!
181 VMLAL.S16 Q15, D16, D17
238 VLD2.16 {D17, D18}, [R3]!
259 VMLAL.S16 Q15, D16, D17
|
| D | ixheaacd_sbr_qmfanal32_winadds_eld.s | 128 VLD1.16 {D17, D18}, [R3]! @ tmpQmf_c2[2*(n + 192)] load and incremented
162 VMLAL.S16 Q15, D16, D17
221 VLD1.16 {D17, D18}, [R3]!
242 VMLAL.S16 Q15, D16, D17
|
| D | ixheaacd_overlap_add1.s | 104 VQMOVN.S64 D17, Q0
158 VQMOVN.S64 D17, Q0
208 VQMOVN.S64 D17, Q0
269 VQMOVN.S64 D17, Q13
|
| /external/libhevc/decoder/arm/ |
| D | ihevcd_fmt_conv_420sp_to_rgba8888.s | 230 VMOV.I8 D17,#0
233 VZIP.8 D16,D17
254 VST1.32 D17,[R2]!
281 VMOV.I8 D17,#0
284 VZIP.8 D16,D17
305 VST1.32 D17,[R8]!
361 VMOV.I8 D17,#0
364 VZIP.8 D16,D17
385 VST1.32 D17,[R2]!
403 VMOV.I8 D17,#0
[all …]
|
| /external/libhevc/common/arm/ |
| D | ihevc_sao_band_offset_chroma.s | 241 VCLE.U8 D17,D12,D29 @vcle_u8(band_table.val[3], vdup_n_u8(16))
243 VORR.U8 D12,D12,D17 @band_table.val[3] = vorr_u8(band_table.val[3], au1_cmp)
253 VAND.U8 D12,D12,D17 @band_table.val[3] = vand_u8(band_table.val[3], au1_cmp)
301 VLD2.8 {D17,D18},[r6] @vld1q_u8(pu1_src_cpy)
311 VSUB.I8 D19,D17,D31 @vsub_u8(au1_cur_row_deint.val[0], band_pos_u)
323 …VTBX.8 D17,{D1-D4},D19 @vtbx4_u8(au1_cur_row_deint.val[0], band_table_u, vsub_u8(…
331 VST2.8 {D17,D18},[r6],r1 @vst1q_u8(pu1_src_cpy, au1_cur_row)
355 VLD2.8 {D17,D18},[r6] @vld1q_u8(pu1_src_cpy)
365 VSUB.I8 D19,D17,D31 @vsub_u8(au1_cur_row_deint.val[0], band_pos_u)
373 …VTBX.8 D17,{D1-D4},D19 @vtbx4_u8(au1_cur_row_deint.val[0], band_table_u, vsub_u8(…
[all …]
|
| D | ihevc_sao_band_offset_luma.s | 204 VLD1.8 D17,[r6] @au1_cur_row = vld1_u8(pu1_src_cpy)
213 VSUB.I8 D18,D17,D31 @vsub_u8(au1_cur_row, band_pos)
215 …VTBX.8 D17,{D1-D4},D18 @vtbx4_u8(au1_cur_row, band_table, vsub_u8(au1_cur_row, ba…
224 VST1.8 D17,[r6],r1 @vst1_u8(pu1_src_cpy, au1_cur_row)
|
| D | ihevc_resi_trans_32x32_a9q.s | 296 VST1.32 D17,[R2],R10
370 VST1.32 D17,[R2],R10 @ 1st cycle dual issued with MLAL
466 VSWP D30,D17 @ R2
572 VST1.32 D17, [R2], R7
655 VST1.32 D17, [R2], R7 @ 1st cycle dual issued
731 VST1.32 D17, [R2], R7
961 …VADD.S32 D12,D16,D17 @g_ai4_ihevc_trans_16[2][k]*eo[0][k]+g_ai4_ihevc_trans_16[2][7-k]*eo[0…
973 VADD.S32 D10,D16,D17 @ -- dual issue --
998 VPADD.S32 D17,D10,D11
1018 VADD.S32 D10,D16,D17
[all …]
|
| D | ihevc_sao_edge_offset_class0_chroma.s | 229 VTBL.8 D17,{D0},D15
232 VZIP.S8 D16,D17
244 …VADDW.S8 Q6,Q6,D17 @pi2_tmp_cur_row.val[1] = vaddw_s8(pi2_tmp_cur_row.val[1],…
394 VTBL.8 D17,{D0},D15
397 VZIP.S8 D16,D17
|
| /external/llvm-project/llvm/test/DebugInfo/MIR/ARM/ |
| D | larger-subregister.mir | 5 # which has to be decomposed into two 64-bit register D16, D17.
6 # This test ensures that the unused D17 is suppressed in the output.
|
| /external/llvm-project/llvm/test/CodeGen/ARM/ |
| D | fp16-intrinsic-vector-1op.ll | 26 ; CHECK-SOFTFP-BE: vmov [[D17:d[0-9]+]], r3, r2
32 ; CHECK-SOFTFP-BE: vmov r3, r2, [[D17]]
|
| /external/llvm-project/llvm/test/MC/MachO/ |
| D | x86_64-symbols.s | 56 D17: label
|
| D | x86_32-symbols.s | 56 D17: label
|
| /external/llvm/test/MC/MachO/ |
| D | x86_64-symbols.s | 56 D17: label
|
| D | x86_32-symbols.s | 56 D17: label
|
| /external/llvm-project/llvm/test/DebugInfo/ARM/ |
| D | partial-subreg.ll | 12 ; CHECK-NEXT: [0x{{.*}}, 0x{{.*}}): DW_OP_regx D16, DW_OP_piece 0x8, DW_OP_regx D17, DW_OP_piece 0…
|
| /external/llvm/lib/Target/ARM/ |
| D | ARMBaseRegisterInfo.h | 70 case D19: case D18: case D17: case D16: in isARMArea3Register()
|
| /external/llvm/lib/Target/AArch64/Utils/ |
| D | AArch64BaseInfo.h | 129 case AArch64::D17: return AArch64::B17; in getBRegFromDReg()
169 case AArch64::B17: return AArch64::D17; in getDRegFromBReg()
|
| /external/llvm-project/llvm/lib/Target/ARM/ |
| D | ARMBaseRegisterInfo.h | 85 case D19: case D18: case D17: case D16: in isARMArea3Register()
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/ARM/ |
| D | ARMBaseRegisterInfo.h | 82 case D19: case D18: case D17: case D16: in isARMArea3Register()
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/AArch64/Utils/ |
| D | AArch64BaseInfo.h | 128 case AArch64::D17: return AArch64::B17; in getBRegFromDReg()
168 case AArch64::B17: return AArch64::D17; in getDRegFromBReg()
|