Home
last modified time | relevance | path

Searched refs:D3 (Results 1 – 25 of 420) sorted by relevance

12345678910>>...17

/external/llvm-project/clang/unittests/Tooling/
DDiagnosticsYamlTest.cpp187 Diagnostic D3 = TUDActual.Diagnostics[2]; in TEST() local
188 EXPECT_EQ("diagnostic#3", D3.DiagnosticName); in TEST()
189 EXPECT_EQ("message #3", D3.Message.Message); in TEST()
190 EXPECT_EQ(72u, D3.Message.FileOffset); in TEST()
191 EXPECT_EQ("path/to/source2.cpp", D3.Message.FilePath); in TEST()
192 EXPECT_EQ(2u, D3.Notes.size()); in TEST()
193 EXPECT_EQ("Note1", D3.Notes[0].Message); in TEST()
194 EXPECT_EQ(88u, D3.Notes[0].FileOffset); in TEST()
195 EXPECT_EQ("path/to/note1.cpp", D3.Notes[0].FilePath); in TEST()
196 EXPECT_EQ("Note2", D3.Notes[1].Message); in TEST()
[all …]
/external/libxaac/decoder/armv7/
Dixheaacd_overlap_add2.s61 VLD2.16 {D2, D3}, [R3]!
64 VMLSL.U16 Q13, D4, D3
69 VMLSL.S16 Q13, D5, D3
81 VLD2.16 {D2, D3}, [R3]!
86 VMLSL.U16 Q13, D4, D3
98 VMLSL.S16 Q13, D5, D3
165 VLD2.16 {D2, D3}, [R11], R12
167 VREV64.16 D3, D3
171 VMULL.U16 Q13, D1, D3
174 VMLAL.S16 Q13, D0, D3
[all …]
Dixheaacd_overlap_add1.s58 VLD2.16 {D2, D3}, [R8], R12
78 VADDL.S16 Q7, D3, D12
92 VMULL.U16 Q12, D1, D3
94 VMLAL.S16 Q12, D0, D3
113 VLD2.16 {D2, D3}, [R8], R12
127 VMULL.U16 Q12, D1, D3
135 VMLAL.S16 Q12, D0, D3
143 VADDL.S16 Q7, D3, D12
160 VLD2.16 {D2, D3}, [R8], R12
177 VMULL.U16 Q12, D1, D3
[all …]
Dixheaacd_calc_post_twid.s39 VLD1.32 {D2, D3}, [R5]!
48 VMULL.S32 Q9, D7, D3
50 VMULL.S32 Q11, D5, D3
64 VADD.I32 D3, D11, D13
76 VST1.32 {D3[0]}, [R6], R7
78 VST1.32 {D3[1]}, [R6], R7
Dixheaacd_calc_pre_twid.s38 VLD1.32 {D2, D3}, [R5]!
54 VMULL.S32 Q11, D9, D3
56 VMULL.S32 Q13, D3, D6
71 VSUB.I32 D3, D24, D26
75 VST1.32 {D2, D3}, [R2]!
Dixheaacd_esbr_cos_sin_mod_loop1.s60 VMOV.32 D3, D0
63 VST2.32 {D2[1], D3[1]}, [R7]
86 VMOV.32 D3, D0
89 VST2.32 {D2[1], D3[1]}, [R7]
112 VMOV.32 D3, D0
115 VST2.32 {D2[1], D3[1]}, [R7]
138 VMOV.32 D3, D0
142 VST2.32 {D2[1], D3[1]}, [R7]
Dixheaacd_esbr_qmfsyn64_winadd.s29 VLD1.32 {D2, D3}, [R2]!
53 VMLAL.S32 Q14, D1, D3
85 VLD1.32 {D2, D3}, [R12]!
90 VMLAL.S32 Q14, D1, D3
133 VLD1.32 {D2, D3}, [R2]!
146 VMLAL.S32 Q14, D1, D3
178 VLD1.32 {D2, D3}, [R12]!
183 VMLAL.S32 Q14, D1, D3
223 VLD1.32 {D2, D3}, [R2]!
229 VMLAL.S32 Q14, D1, D3
[all …]
Dixheaacd_pre_twiddle_compute.s113 VLD4.16 {D0, D1, D2, D3}, [R0]!
134 VMLAL.S16 Q15, D3, D9
136 VMLAL.S16 Q13, D3, D8
171 VLD4.16 {D0, D1, D2, D3}, [R0]!
203 VMLAL.S16 Q15, D3, D9
205 VMLAL.S16 Q13, D3, D8
233 VLD4.16 {D0, D1, D2, D3}, [R0]!
267 VMLAL.S16 Q15, D3, D9
269 VMLAL.S16 Q13, D3, D8
307 VMOV.S32 D3, #0x00000000
[all …]
Dixheaacd_mps_synt_pre_twiddle.s35 VLD2.32 {D2, D3}, [R0]
39 VMULL.S32 Q3, D0, D3
41 VMULL.S32 Q5, D1, D3
Dixheaacd_mps_synt_post_twiddle.s35 VLD2.32 {D2, D3}, [R0]
39 VMULL.S32 Q3, D13, D3
41 VMULL.S32 Q5, D15, D3
Dixheaacd_dec_DCT2_64_asm.s53 VSWP D2, D3
336 VUZP.16 D2, D3
342 VMLSL.S16 Q14, D3, D5
349 VMLAL.S16 Q13, D3, D4
370 VUZP.16 D2, D3
391 VMLSL.S16 Q14, D3, D5
394 VMLAL.S16 Q13, D3, D4
414 VUZP.16 D2, D3
432 VMLSL.S16 Q14, D3, D5
439 VMLAL.S16 Q13, D3, D4
[all …]
Dixheaacd_esbr_cos_sin_mod_loop2.s50 VLD1.32 {D3[0]}, [R3] @ im = *psubband1;
69 VLD1.32 {D3[1]}, [R11]
97 VLD1.32 {D3}, [R10]
100 VTRN.32 D2, D3
127 VMOV D3, R5, R6
Dixheaacd_post_twiddle.s102 VLD4.16 {D0, D1, D2, D3}, [R5], R8
122 VMLAL.S16 Q15, D3, D13
124 VMLAL.S16 Q13, D3, D12
198 VLD4.16 {D0, D1, D2, D3}, [R5], R8
229 VMLAL.S16 Q15, D3, D13
231 VMLAL.S16 Q13, D3, D12
306 VLD4.16 {D0, D1, D2, D3}, [R5], R8
337 VMLAL.S16 Q15, D3, D13
339 VMLAL.S16 Q13, D3, D12
422 VLD4.16 {D0, D1, D2, D3}, [R5], R8
[all …]
/external/eigen/bench/tensors/
Dcontraction_benchmarks_cpu.cc14 #define BM_ContractionCPU(D1, D2, D3) \ argument
15 static void BM_##Contraction##_##D1##x##D2##x##D3(int iters, int Threads) { \
18 BenchmarkSuite<Eigen::ThreadPoolDevice, float> suite(device, D1, D2, D3); \
21 BENCHMARK_RANGE(BM_##Contraction##_##D1##x##D2##x##D3, 1, 32);
Dtensor_benchmarks_fp16_gpu.cu40 #define BM_FuncWithInputDimsGPU(FUNC, D1, D2, D3) \ argument
41 static void BM_##FUNC##_##D1##x##D2##x##D3(int iters, int N) { \
45 BenchmarkSuite<Eigen::GpuDevice, Eigen::half> suite(device, D1, D2, D3); \
49 BENCHMARK_RANGE(BM_##FUNC##_##D1##x##D2##x##D3, 10, 5000);
Dtensor_benchmarks_gpu.cu40 #define BM_FuncWithInputDimsGPU(FUNC, D1, D2, D3) \ argument
41 static void BM_##FUNC##_##D1##x##D2##x##D3(int iters, int N) { \
45 BenchmarkSuite<Eigen::GpuDevice, float> suite(device, D1, D2, D3); \
49 BENCHMARK_RANGE(BM_##FUNC##_##D1##x##D2##x##D3, 10, 5000);
Dtensor_benchmarks_cpu.cc83 #define BM_FuncWithInputDimsCPU(FUNC, D1, D2, D3, THREADS) \ argument
84 static void BM_##FUNC##_##D1##x##D2##x##D3##_##THREADS##T(int iters, int N) { \
88 BenchmarkSuite<Eigen::DefaultDevice, float> suite(device, D1, D2, D3); \
92 BenchmarkSuite<Eigen::ThreadPoolDevice, float> suite(device, D1, D2, D3); \
96 BENCHMARK_RANGE(BM_##FUNC##_##D1##x##D2##x##D3##_##THREADS##T, 10, 5000);
/external/boringssl/src/crypto/cipher_extra/asm/
Dchacha20_poly1305_x86_64.pl87 my ($A0,$A1,$A2,$A3,$B0,$B1,$B2,$B3,$C0,$C1,$C2,$C3,$D0,$D1,$D2,$D3)=map("%xmm$_",(0..15));
88 my ($T0,$T1,$T2,$T3)=($A3,$B3,$C3,$D3);
235 $code.="movdqa $ctr0_store, $D3
236 paddd .Lsse_inc(%rip), $D3
237 movdqa $D3, $D2
246 movdqa $D3, $ctr3_store\n" if ($n eq 4);
254 paddd $ctr3_store, $D3\n" if ($n eq 4);
274 movdqu 3*16 + $offset($inp), $D3
278 pxor $D, $D3
282 movdqu $D3, 3*16 + $offset($oup)\n";
[all …]
/external/llvm/test/CodeGen/Mips/
Dselect.ll641 ; 32-DAG: lw $[[D3:[0-9]+]], %got(d3)($1)
642 ; 32-DAG: ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
651 ; 32R2-DAG: lw $[[D3:[0-9]+]], %got(d3)($1)
652 ; 32R2-DAG: ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
661 ; 32R6-DAG: lw $[[D3:[0-9]+]], %got(d3)($1)
662 ; 32R6-DAG: ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
674 ; 64-DAG: ld $[[D3:[0-9]+]], %got_disp(d3)($1)
675 ; 64-DAG: ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
684 ; 64R2-DAG: ld $[[D3:[0-9]+]], %got_disp(d3)($1)
685 ; 64R2-DAG: ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
[all …]
/external/llvm-project/polly/test/ScopInfo/
Dcomplex-branch-structure.ll29 i64 %D1.p, i64 %D2.p, i64 %D3.p,
131 br i1 %D2.cmp, label %D1, label %D3
136 br label %D3
144 D3:
145 %val.D3 = load float, float* %D
146 store float %val.D3, float* %D
147 %D3.cmp = icmp eq i64 %D3.p, 0
148 br i1 %D3.cmp, label %E2, label %E4
/external/llvm-project/clang/test/CodeGenCXX/
Dhomogeneous-aggregates.cpp29 struct D3 : Base1, Base2 { // non-homogeneous aggregate struct
56 D3 CC func_D3(D3 x) { return x; } in func_D3()
/external/clang/test/CodeGenCXX/
Dhomogeneous-aggregates.cpp29 struct D3 : Base1, Base2 { // non-homogeneous aggregate struct
56 D3 CC func_D3(D3 x) { return x; } in func_D3()
/external/libhevc/decoder/arm/
Dihevcd_fmt_conv_420sp_to_420sp.s113 VLD1.8 D3,[r0]!
117 VST1.8 D3,[R2]!
132 VLD1.8 D3,[r0]!
136 VST1.8 D3,[R2]!
/external/libhevc/common/arm/
Dihevc_sao_band_offset_luma.s111 VLD1.8 D3,[r14]! @band_table.val[2]
131 … VADD.I8 D7,D3,D31 @band_table.val[2] = vadd_u8(band_table.val[2], band_pos)
143 …VADD.I8 D3,D7,D27 @band_table.val[2] = vadd_u8(band_table.val[2], vdup_n_u8(…
158 VCLE.U8 D11,D3,D29 @vcle_u8(band_table.val[2], vdup_n_u8(16))
161 VORR.U8 D3,D3,D11 @band_table.val[2] = vorr_u8(band_table.val[2], au1_cmp)
173 VAND.U8 D3,D3,D11 @band_table.val[2] = vand_u8(band_table.val[2], au1_cmp)
/external/llvm/test/CodeGen/ARM/
Dcttz_vector.ll53 ; CHECK: vneg.s8 [[D3:d[0-9]+]], [[D1]]
54 ; CHECK: vand [[D1]], [[D1]], [[D3]]
99 ; CHECK: vneg.s16 [[D3:d[0-9]+]], [[D1]]
100 ; CHECK: vand [[D1]], [[D1]], [[D3]]
139 ; CHECK: vneg.s32 [[D3:d[0-9]+]], [[D1]]
140 ; CHECK: vand [[D1]], [[D1]], [[D3]]
173 ; CHECK: vmov.i64 [[D3:d[0-9]+]], #0xffffffffffffffff
176 ; CHECK: vadd.i64 [[D1]], [[D1]], [[D3]]
237 ; CHECK: vneg.s8 [[D3:d[0-9]+]], [[D1]]
238 ; CHECK: vand [[D1]], [[D1]], [[D3]]
[all …]

12345678910>>...17