| /external/llvm/lib/Target/AMDGPU/AsmParser/ |
| D | AMDGPUAsmParser.cpp | 102 enum ImmTy { enum in __anonb66aa3850111::AMDGPUOperand
140 ImmTy Type;
205 bool isImmTy(ImmTy ImmT) const { in isImmTy()
329 enum ImmTy getImmTy() const { in getImmTy()
433 void printImmTy(raw_ostream& OS, ImmTy Type) const { in printImmTy()
488 enum ImmTy Type = ImmTyNone, in CreateImm()
659 … enum AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone,
662 enum AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone);
723 AMDGPUOperand::ImmTy Type);
734 AMDGPUOperand::ImmTy Type;
[all …]
|
| /external/llvm-project/llvm/lib/Target/AMDGPU/AsmParser/ |
| D | AMDGPUAsmParser.cpp | 132 enum ImmTy { enum in __anonc7669b330111::AMDGPUOperand
205 ImmTy Type;
335 bool isImmTy(ImmTy ImmT) const { in isImmTy()
730 ImmTy getImmTy() const { in getImmTy()
855 static void printImmTy(raw_ostream& OS, ImmTy Type) { in printImmTy()
939 ImmTy Type = ImmTyNone, in CreateImm()
1148 using OptionalImmIndexMap = std::map<AMDGPUOperand::ImmTy, unsigned>;
1314 AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone,
1320 AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone,
1325 AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone);
[all …]
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/AMDGPU/AsmParser/ |
| D | AMDGPUAsmParser.cpp | 132 enum ImmTy { enum in __anon4890b4270111::AMDGPUOperand
198 ImmTy Type;
303 bool isImmTy(ImmTy ImmT) const { in isImmTy()
689 ImmTy getImmTy() const { in getImmTy()
814 static void printImmTy(raw_ostream& OS, ImmTy Type) { in printImmTy()
897 ImmTy Type = ImmTyNone, in CreateImm()
1101 using OptionalImmIndexMap = std::map<AMDGPUOperand::ImmTy, unsigned>;
1250 AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone,
1256 AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone,
1261 AMDGPUOperand::ImmTy ImmTy = AMDGPUOperand::ImmTyNone);
[all …]
|
| /external/llvm-project/llvm/lib/Target/NVPTX/ |
| D | NVPTXIntrinsics.td | 1483 SDNode Imm, ValueType ImmTy,
1495 // immediates via explicit cast to ImmTy.
1498 (Intr Int32Regs:$src, (ImmTy Imm:$b))>;
1501 (Intr Int64Regs:$src, (ImmTy Imm:$b))>;
1506 SDNode Imm, ValueType ImmTy,
1520 (Intr Int32Regs:$src, (ImmTy Imm:$b), regclass:$c)>;
1523 (Intr Int64Regs:$src, (ImmTy Imm:$b), regclass:$c)>;
1526 (Intr Int32Regs:$src, regclass:$b, (ImmTy Imm:$c))>;
1529 (Intr Int64Regs:$src, regclass:$b, (ImmTy Imm:$c))>;
1533 (Intr Int32Regs:$src, (ImmTy Imm:$b), (ImmTy Imm:$c))>;
[all …]
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/NVPTX/ |
| D | NVPTXIntrinsics.td | 1483 SDNode Imm, ValueType ImmTy,
1495 // immediates via explicit cast to ImmTy.
1498 (Intr Int32Regs:$src, (ImmTy Imm:$b))>;
1501 (Intr Int64Regs:$src, (ImmTy Imm:$b))>;
1506 SDNode Imm, ValueType ImmTy,
1520 (Intr Int32Regs:$src, (ImmTy Imm:$b), regclass:$c)>;
1523 (Intr Int64Regs:$src, (ImmTy Imm:$b), regclass:$c)>;
1526 (Intr Int32Regs:$src, regclass:$b, (ImmTy Imm:$c))>;
1529 (Intr Int64Regs:$src, regclass:$b, (ImmTy Imm:$c))>;
1533 (Intr Int32Regs:$src, (ImmTy Imm:$b), (ImmTy Imm:$c))>;
[all …]
|
| /external/llvm/lib/Target/ARM/ |
| D | ARMInstrNEON.td | 3124 Format f, InstrItinClass itin, Operand ImmTy,
3127 (outs DPR:$Vd), (ins DPR:$Vm, ImmTy:$SIMM), f, itin,
3131 Format f, InstrItinClass itin, Operand ImmTy,
3134 (outs QPR:$Vd), (ins QPR:$Vm, ImmTy:$SIMM), f, itin,
3142 ValueType ResTy, ValueType OpTy, Operand ImmTy,
3145 (outs QPR:$Vd), (ins DPR:$Vm, ImmTy:$SIMM), N2RegVShLFrm,
3147 [(set QPR:$Vd, (ResTy (OpNode (OpTy DPR:$Vm), ImmTy:$SIMM)))]>;
3152 ValueType ResTy, ValueType OpTy, Operand ImmTy,
3155 (outs DPR:$Vd), (ins QPR:$Vm, ImmTy:$SIMM), N2RegVShRFrm, itin,
3158 (i32 ImmTy:$SIMM))))]>;
[all …]
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/ARM/ |
| D | ARMInstrNEON.td | 3208 Format f, InstrItinClass itin, Operand ImmTy,
3211 (outs DPR:$Vd), (ins DPR:$Vm, ImmTy:$SIMM), f, itin,
3215 Format f, InstrItinClass itin, Operand ImmTy,
3218 (outs QPR:$Vd), (ins QPR:$Vm, ImmTy:$SIMM), f, itin,
3226 ValueType ResTy, ValueType OpTy, Operand ImmTy,
3229 (outs QPR:$Vd), (ins DPR:$Vm, ImmTy:$SIMM), N2RegVShLFrm,
3231 [(set QPR:$Vd, (ResTy (OpNode (OpTy DPR:$Vm), ImmTy:$SIMM)))]>;
3236 ValueType ResTy, ValueType OpTy, Operand ImmTy,
3239 (outs DPR:$Vd), (ins QPR:$Vm, ImmTy:$SIMM), N2RegVShRFrm, itin,
3242 (i32 ImmTy:$SIMM))))]>;
[all …]
|
| /external/llvm-project/llvm/lib/Target/ARM/ |
| D | ARMInstrNEON.td | 3139 Format f, InstrItinClass itin, Operand ImmTy,
3142 (outs DPR:$Vd), (ins DPR:$Vm, ImmTy:$SIMM), f, itin,
3146 Format f, InstrItinClass itin, Operand ImmTy,
3149 (outs QPR:$Vd), (ins QPR:$Vm, ImmTy:$SIMM), f, itin,
3157 ValueType ResTy, ValueType OpTy, Operand ImmTy,
3160 (outs QPR:$Vd), (ins DPR:$Vm, ImmTy:$SIMM), N2RegVShLFrm,
3162 [(set QPR:$Vd, (ResTy (OpNode (OpTy DPR:$Vm), ImmTy:$SIMM)))]>;
3167 ValueType ResTy, ValueType OpTy, Operand ImmTy,
3170 (outs DPR:$Vd), (ins QPR:$Vm, ImmTy:$SIMM), N2RegVShRFrm, itin,
3173 (i32 ImmTy:$SIMM))))]>;
[all …]
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/Hexagon/AsmParser/ |
| D | HexagonAsmParser.cpp | 208 struct ImmTy { struct
219 struct ImmTy Imm;
|
| /external/llvm/lib/Target/Hexagon/AsmParser/ |
| D | HexagonAsmParser.cpp | 187 struct ImmTy { struct
198 struct ImmTy Imm;
|
| /external/llvm-project/llvm/lib/Target/Hexagon/AsmParser/ |
| D | HexagonAsmParser.cpp | 210 struct ImmTy { struct
221 struct ImmTy Imm;
|
| /external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/AArch64/ |
| D | SVEInstrFormats.td | 354 ValueType vt2, Operand ImmTy, Instruction inst>
355 : Pat<(vtd (op vt1:$Op1, (vt2 ImmTy:$Op2))),
356 (inst $Op1, ImmTy:$Op2)>;
359 ValueType vt2, ValueType vt3, Operand ImmTy,
361 : Pat<(vtd (op vt1:$Op1, vt2:$Op2, (vt3 ImmTy:$Op3))),
362 (inst $Op1, $Op2, ImmTy:$Op3)>;
366 Operand ImmTy, Instruction inst>
367 : Pat<(vtd (op vt1:$Op1, vt2:$Op2, vt3:$Op3, (vt4 ImmTy:$Op4))),
368 (inst $Op1, $Op2, $Op3, ImmTy:$Op4)>;
|
| /external/llvm-project/llvm/lib/CodeGen/GlobalISel/ |
| D | CombinerHelper.cpp | 1611 LLT ImmTy = MRI.getType(MI.getOperand(2).getReg()); in applyShiftImmedChain() local
1612 Register NewImm = Builder.buildConstant(ImmTy, Imm).getReg(0); in applyShiftImmedChain()
|
| /external/llvm-project/llvm/lib/Target/AArch64/ |
| D | SVEInstrFormats.td | 374 ValueType vt2, Operand ImmTy, Instruction inst>
375 : Pat<(vtd (op vt1:$Op1, (vt2 ImmTy:$Op2))),
376 (inst $Op1, ImmTy:$Op2)>;
379 ValueType vt2, ValueType vt3, Operand ImmTy,
381 : Pat<(vtd (op vt1:$Op1, vt2:$Op2, (vt3 ImmTy:$Op3))),
382 (inst $Op1, $Op2, ImmTy:$Op3)>;
386 Operand ImmTy, Instruction inst>
387 : Pat<(vtd (op vt1:$Op1, vt2:$Op2, vt3:$Op3, (vt4 ImmTy:$Op4))),
388 (inst $Op1, $Op2, $Op3, ImmTy:$Op4)>;
|