Home
last modified time | relevance | path

Searched refs:d30 (Results 1 – 25 of 309) sorted by relevance

12345678910>>...13

/external/llvm-project/llvm/test/tools/llvm-mca/AArch64/Exynos/
Ddouble-rsqrt.s6 fsqrt d30, d30
8 fdiv d30, d31, d30
55 # M3-NEXT: 1 25 26.00 fsqrt d30, d30
56 # M4-NEXT: 1 12 2.25 fsqrt d30, d30
57 # M5-NEXT: 1 12 2.25 fsqrt d30, d30
61 # M3-NEXT: 1 12 3.25 fdiv d30, d31, d30
64 # M4-NEXT: 1 12 2.25 fdiv d30, d31, d30
67 # M5-NEXT: 1 12 2.25 fdiv d30, d31, d30
Ddouble-recp.s7 fdiv d30, d31, d30
52 # M3-NEXT: 1 12 3.25 fdiv d30, d31, d30
55 # M4-NEXT: 1 12 2.25 fdiv d30, d31, d30
58 # M5-NEXT: 1 12 2.25 fdiv d30, d31, d30
/external/libavc/encoder/arm/
Dih264e_evaluate_intra16x16_modes_a9q.s129 vadd.u16 d30, d31, d30
130 vpadd.u16 d30, d30
132 vpadd.u16 d30, d30
136 vmov.u16 r7, d30[0]
158 vabdl.u8 q11, d0, d30
165 vabal.u8 q11, d2, d30
269 vst1.32 {d30, d31}, [r2], r4 @10
291 vst1.32 {d30, d31}, [r2], r4 @0
292 vst1.32 {d30, d31}, [r2], r4 @1
293 vst1.32 {d30, d31}, [r2], r4 @2
[all …]
Dih264e_half_pel.s104 vext.8 d30, d3, d4, #5 @//extract a[5] (column2,row0)
108 vaddl.u8 q5, d30, d3 @// a0 + a5 (column2,row0)
118 vext.8 d30, d3, d4, #2 @//extract a[2] (column2,row0)
121 vmlal.u8 q5, d30, d1 @// a0 + a5 + 20a2 (column2,row0)
131 vext.8 d30, d3, d4, #3 @//extract a[3] (column2,row0)
134 vmlal.u8 q5, d30, d1 @// a0 + a5 + 20a2 + 20a3 (column2,row0)
144 vext.8 d30, d3, d4, #1 @//extract a[1] (column2,row0)
147 vmlsl.u8 q5, d30, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 (column2,row0)
157 vext.8 d30, d3, d4, #4 @//extract a[4] (column2,row0)
160 vmlsl.u8 q5, d30, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 (column2,row0)
[all …]
Dih264e_evaluate_intra4x4_modes_a9q.s259 vbit.32 d14, d30, d26
264 vbit.32 d14, d30, d28
266 vbit.32 d15, d30, d28
288 vbit.32 d16, d30, d26
290 vbit.32 d17, d30, d26
316 vbit.32 d18, d30, d26
318 vbit.32 d19, d30, d26
321 vbit.32 d18, d30, d28
323 vbit.32 d19, d30, d28
329 vbit.32 d19, d30, d28
[all …]
Dih264e_evaluate_intra_chroma_modes_a9q.s137 vdup.16 d30, d15[0]
145 vdup.16 d30, d16[0]
153 vdup.16 d30, d16[2]
193 vabal.u8 q11, d2, d30
229 vabal.u8 q11, d2, d30
316 vst1.32 {d30, d31} , [r2], r4 @5
334 vst1.32 {d30, d31} , [r2], r4 @4
335 vst1.32 {d30, d31} , [r2], r4 @5
336 vst1.32 {d30, d31} , [r2], r4 @6
337 vst1.32 {d30, d31} , [r2], r4 @7
/external/libavc/common/arm/
Dih264_inter_pred_luma_horz_qpel_vert_qpel_a9q.s131 vmov.u8 d30, #20 @ Filter coeff 20
149 vmlal.u8 q12, d4, d30
150 vmlal.u8 q12, d6, d30
160 vmlal.u8 q14, d20, d30
161 vmlal.u8 q14, d21, d30
166 vmlal.u8 q12, d5, d30
167 vmlal.u8 q12, d7, d30
180 vmlal.u8 q12, d20, d30
181 vmlal.u8 q12, d21, d30
186 vmlal.u8 q8, d6, d30
[all …]
Dih264_inter_pred_filters_luma_horz_a9q.s126 vext.8 d30, d3, d4, #5 @//extract a[5] (column2,row0)
129 vaddl.u8 q5, d30, d3 @// a0 + a5 (column2,row0)
134 vext.8 d30, d3, d4, #2 @//extract a[2] (column2,row0)
137 vmlal.u8 q5, d30, d1 @// a0 + a5 + 20a2 (column2,row0)
142 vext.8 d30, d3, d4, #3 @//extract a[3] (column2,row0)
145 vmlal.u8 q5, d30, d1 @// a0 + a5 + 20a2 + 20a3 (column2,row0)
150 vext.8 d30, d3, d4, #1 @//extract a[1] (column2,row0)
153 vmlsl.u8 q5, d30, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 (column2,row0)
158 vext.8 d30, d3, d4, #4 @//extract a[4] (column2,row0)
161 vmlsl.u8 q5, d30, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 (column2,row0)
[all …]
Dih264_inter_pred_luma_bilinear_a9q.s153 vqrshrun.s16 d30, q12, #1
162 vqrshrun.s16 d30, q10, #1
181 vqrshrun.s16 d30, q12, #1
187 vqrshrun.s16 d30, q10, #1
213 vqrshrun.s16 d30, q12, #1
223 vqrshrun.s16 d30, q10, #1
242 vqrshrun.s16 d30, q12, #1
248 vqrshrun.s16 d30, q10, #1
271 vqrshrun.s16 d30, q12, #1
274 vst1.8 {d30}, [r2], r5 @//Store dest row2
[all …]
Dih264_inter_pred_luma_horz_qpel_a9q.s133 vext.8 d30, d3, d4, #5 @//extract a[5] (column2,row0)
136 vaddl.u8 q5, d30, d3 @// a0 + a5 (column2,row0)
141 vext.8 d30, d3, d4, #2 @//extract a[2] (column2,row0)
144 vmlal.u8 q5, d30, d1 @// a0 + a5 + 20a2 (column2,row0)
149 vext.8 d30, d3, d4, #3 @//extract a[3] (column2,row0)
152 vmlal.u8 q5, d30, d1 @// a0 + a5 + 20a2 + 20a3 (column2,row0)
157 vext.8 d30, d3, d4, #1 @//extract a[1] (column2,row0)
160 vmlsl.u8 q5, d30, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 (column2,row0)
165 vext.8 d30, d3, d4, #4 @//extract a[4] (column2,row0)
168 vmlsl.u8 q5, d30, d0 @// a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 (column2,row0)
[all …]
Dih264_inter_pred_chroma_a9q.s133 vdup.u8 d30, r10
149 vmlal.u8 q5, d5, d30
156 vmull.u8 q6, d6, d30
176 vmlal.u8 q5, d5, d30
181 vmull.u8 q6, d6, d30
200 vmull.u8 q2, d2, d30
217 vmlal.u8 q2, d2, d30
234 vmlal.u8 q2, d2, d30
242 vmlal.u8 q4, d6, d30
/external/vixl/test/aarch32/
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-a32.cc106 {{{F32, d1, d2, d30}, false, al, "F32 d1 d2 d30", "F32_d1_d2_d30"},
110 {{F32, d30, d1, d16}, false, al, "F32 d30 d1 d16", "F32_d30_d1_d16"},
114 {{F32, d30, d6, d27}, false, al, "F32 d30 d6 d27", "F32_d30_d6_d27"},
116 {{F32, d30, d17, d15}, false, al, "F32 d30 d17 d15", "F32_d30_d17_d15"},
120 {{F32, d30, d16, d0}, false, al, "F32 d30 d16 d0", "F32_d30_d16_d0"},
125 {{F32, d27, d13, d30}, false, al, "F32 d27 d13 d30", "F32_d27_d13_d30"},
144 {{F32, d26, d30, d0}, false, al, "F32 d26 d30 d0", "F32_d26_d30_d0"},
148 {{F32, d29, d30, d24}, false, al, "F32 d29 d30 d24", "F32_d29_d30_d24"},
149 {{F32, d26, d4, d30}, false, al, "F32 d26 d4 d30", "F32_d26_d4_d30"},
150 {{F32, d30, d27, d9}, false, al, "F32 d30 d27 d9", "F32_d30_d27_d9"},
[all …]
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-t32.cc106 {{{F32, d1, d2, d30}, false, al, "F32 d1 d2 d30", "F32_d1_d2_d30"},
110 {{F32, d30, d1, d16}, false, al, "F32 d30 d1 d16", "F32_d30_d1_d16"},
114 {{F32, d30, d6, d27}, false, al, "F32 d30 d6 d27", "F32_d30_d6_d27"},
116 {{F32, d30, d17, d15}, false, al, "F32 d30 d17 d15", "F32_d30_d17_d15"},
120 {{F32, d30, d16, d0}, false, al, "F32 d30 d16 d0", "F32_d30_d16_d0"},
125 {{F32, d27, d13, d30}, false, al, "F32 d27 d13 d30", "F32_d27_d13_d30"},
144 {{F32, d26, d30, d0}, false, al, "F32 d26 d30 d0", "F32_d26_d30_d0"},
148 {{F32, d29, d30, d24}, false, al, "F32 d29 d30 d24", "F32_d29_d30_d24"},
149 {{F32, d26, d4, d30}, false, al, "F32 d26 d4 d30", "F32_d26_d4_d30"},
150 {{F32, d30, d27, d9}, false, al, "F32 d30 d27 d9", "F32_d30_d27_d9"},
[all …]
Dtest-simulator-cond-dt-drt-drd-drn-drm-float-f64-t32.cc392 {{F64, d31, d28, d30},
447 {{F64, d27, d26, d30},
462 {{F64, d27, d30, d22},
492 {{F64, d30, d29, d10},
582 {{F64, d30, d19, d23},
607 {{F64, d30, d16, d21},
662 {{F64, d7, d30, d4},
712 {{F64, d30, d1, d23},
742 {{F64, d9, d30, d29},
747 {{F64, d30, d12, d30},
[all …]
Dtest-simulator-cond-dt-drt-drd-drn-drm-float-f64-a32.cc392 {{F64, d31, d28, d30},
447 {{F64, d27, d26, d30},
462 {{F64, d27, d30, d22},
492 {{F64, d30, d29, d10},
582 {{F64, d30, d19, d23},
607 {{F64, d30, d16, d21},
662 {{F64, d7, d30, d4},
712 {{F64, d30, d1, d23},
742 {{F64, d9, d30, d29},
747 {{F64, d30, d12, d30},
[all …]
/external/llvm-project/llvm/test/MC/ARM/
Dpr22395-2.s10 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
15 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
20 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
25 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
30 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
35 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
/external/llvm/test/MC/ARM/
Dpr22395-2.s10 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
15 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
20 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
25 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
30 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
35 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
/external/vixl/test/aarch64/
Dtest-disasm-fp-aarch64.cc75 COMPARE(fabs(d31, d30), "fabs d31, d30"); in TEST()
79 COMPARE(fneg(d31, d30), "fneg d31, d30"); in TEST()
83 COMPARE(fsqrt(d31, d30), "fsqrt d31, d30"); in TEST()
87 COMPARE(frint32x(d31, d30), "frint32x d31, d30"); in TEST()
91 COMPARE(frint32z(d31, d30), "frint32z d31, d30"); in TEST()
95 COMPARE(frint64x(d31, d30), "frint64x d31, d30"); in TEST()
99 COMPARE(frint64z(d31, d30), "frint64z d31, d30"); in TEST()
103 COMPARE(frinta(d31, d30), "frinta d31, d30"); in TEST()
107 COMPARE(frinti(d31, d30), "frinti d31, d30"); in TEST()
111 COMPARE(frintm(d31, d30), "frintm d31, d30"); in TEST()
[all …]
/external/llvm/test/CodeGen/ARM/
Dinlineasm3.ll10 ; CHECK: vmov.32 d30[0],
13 … void asm sideeffect "vmov.I64 q15, #0\0Avmov.32 d30[0], $1\0Avmov ${0:q}, q15\0A", "=*w,r,~{d31},…
22 ; CHECK: vmov d30, d16
23 ; CHECK: vmov.32 r0, d30[0]
24 …%asmtmp2 = tail call i32 asm sideeffect "vmov d30, $1\0Avmov.32 $0, d30[0]\0A", "=r,w,~{d30}"(<2 x…
/external/llvm-project/llvm/test/CodeGen/ARM/
Dinlineasm3.ll10 ; CHECK: vmov.32 d30[0],
13 … void asm sideeffect "vmov.I64 q15, #0\0Avmov.32 d30[0], $1\0Avmov ${0:q}, q15\0A", "=*w,r,~{d31},…
22 ; CHECK: vmov d30, d16
23 ; CHECK: vmov.32 r0, d30[0]
24 …%asmtmp2 = tail call i32 asm sideeffect "vmov d30, $1\0Avmov.32 $0, d30[0]\0A", "=r,w,~{d30}"(<2 x…
/external/libmpeg2/common/arm/
Dimpeg2_idct.s230 vld1.8 d30, [r2], r1
235 vaddw.u8 q7, q6, d30
236 vqmovun.s16 d30, q7
237 vst1.8 d30, [r3], r6
240 vld1.8 d30, [r2], r1
245 vaddw.u8 q7, q6, d30
246 vqmovun.s16 d30, q7
247 vst1.8 d30, [r3], r6
250 vld1.8 d30, [r2], r1
255 vaddw.u8 q7, q6, d30
[all …]
/external/libvpx/libvpx/vp8/common/arm/neon/
Didct_blk_neon.c69 int32x2_t d28, d29, d30, d31; in idct_dequant_full_2x_neon() local
76 d28 = d29 = d30 = d31 = vdup_n_s32(0); in idct_dequant_full_2x_neon()
108 d30 = vld1_lane_s32((const int32_t *)dst0, d30, 0); in idct_dequant_full_2x_neon()
110 d30 = vld1_lane_s32((const int32_t *)dst1, d30, 1); in idct_dequant_full_2x_neon()
204 vaddw_u8(vreinterpretq_u16_s16(q2tmp3.val[0]), vreinterpret_u8_s32(d30))); in idct_dequant_full_2x_neon()
210 d30 = vreinterpret_s32_u8(vqmovun_s16(q6)); in idct_dequant_full_2x_neon()
224 vst1_lane_s32((int32_t *)dst0, d30, 0); in idct_dequant_full_2x_neon()
226 vst1_lane_s32((int32_t *)dst1, d30, 1); in idct_dequant_full_2x_neon()
/external/libhevc/common/arm/
Dihevc_inter_pred_chroma_vert_w16inp.s160 vqshrn.s32 d30,q4,#6 @right shift
162 vqrshrun.s16 d30,q15,#6 @rounding shift
164 vst1.32 {d30[0]},[r7] @stores the loaded value
210 vqshrn.s32 d30,q15,#6 @right shift
219 vqrshrun.s16 d30,q15,#6 @rounding shift
224 vst1.32 {d30[0]},[r1]! @stores the loaded value
258 vqshrn.s32 d30,q15,#6 @right shift
272 vqrshrun.s16 d30,q15,#6 @rounding shift
282 vst1.32 {d30[0]},[r1]! @stores the loaded value
310 vqshrn.s32 d30,q15,#6 @right shift
[all …]
Dihevc_intra_pred_chroma_dc.s129 vld2.s8 {d30,d31}, [r6]! @load from src[nt]
132 vpaddl.u8 d2, d30
157 vld2.s8 {d30,d31}, [r6]! @load from src[nt]
158 vpaddl.u8 d28, d30
252 vld2.s8 {d30,d31},[r6] @load from src[nt]
253 vshl.i64 d3,d30,#32
/external/tensorflow/tensorflow/compiler/xla/service/gpu/
Dgpu_hlo_schedule_test.cc284 HloInstruction* d30 = in TEST_F() local
289 builder.AddInstruction(CreateCanonicalDot(f32_2x2_, d30, d31)); in TEST_F()
306 EXPECT_NE(streams->StreamNumberForHlo(*d30), in TEST_F()
316 const HloVec all_ops({d00, d10, d11, d20, d21, d22, d30, d31, d40}); in TEST_F()
330 if (op == d20 || op == d30 || op == d40) { in TEST_F()
362 if (op == d20 || op == d21 || op == d30 || op == d31 || op == d40) { in TEST_F()
368 if (op == d21 || op == d22 || op == d30 || op == d31 || op == d40) { in TEST_F()
374 if (op == d30 || op == d40) { in TEST_F()
380 if (op == d30 || op == d31 || op == d40) { in TEST_F()
393 EXPECT_TRUE(order->ExecutesBefore(d30, op)); in TEST_F()
[all …]

12345678910>>...13