Lines Matching +full:- +full:- +full:all
1 ; RUN: llc -march=mipsel --disable-machine-licm -mcpu=mips32 -relocation-model=pic < %s | \
2 ; RUN: FileCheck %s -check-prefixes=ALL,MIPS32-ANY,NO-SEB-SEH,CHECK-EL,NOT-MICROMIPS
3 ; RUN: llc -march=mipsel --disable-machine-licm -mcpu=mips32r2 -relocation-model=pic -verify-machin…
4 ; RUN: FileCheck %s -check-prefixes=ALL,MIPS32-ANY,HAS-SEB-SEH,CHECK-EL,NOT-MICROMIPS
5 ; RUN: llc -march=mipsel --disable-machine-licm -mcpu=mips32r6 -relocation-model=pic -verify-machin…
6 ; RUN: FileCheck %s -check-prefixes=ALL,MIPS32-ANY,HAS-SEB-SEH,CHECK-EL,MIPSR6
7 ; RUN: llc -march=mips64el --disable-machine-licm -mcpu=mips4 -relocation-model=pic < %s | \
8 ; RUN: FileCheck %s -check-prefixes=ALL,MIPS64-ANY,NO-SEB-SEH,CHECK-EL,NOT-MICROMIPS
9 ; RUN: llc -march=mips64el --disable-machine-licm -mcpu=mips64 -relocation-model=pic < %s | \
10 ; RUN: FileCheck %s -check-prefixes=ALL,MIPS64-ANY,NO-SEB-SEH,CHECK-EL,NOT-MICROMIPS
11 ; RUN: llc -march=mips64el --disable-machine-licm -mcpu=mips64r2 -relocation-model=pic -verify-mach…
12 ; RUN: FileCheck %s -check-prefixes=ALL,MIPS64-ANY,HAS-SEB-SEH,CHECK-EL,NOT-MICROMIPS
13 ; RUN: llc -march=mips64el --disable-machine-licm -mcpu=mips64r6 -relocation-model=pic < %s | \
14 ; RUN: FileCheck %s -check-prefixes=ALL,MIPS64-ANY,HAS-SEB-SEH,CHECK-EL,MIPSR6
15 ; RUN: llc -march=mips64 -O0 -mcpu=mips64r6 -relocation-model=pic -verify-machineinstrs < %s | \
16 ; RUN: FileCheck %s -check-prefixes=ALL-LABEL,MIPS64-ANY,O0
17 ; RUN: llc -march=mipsel --disable-machine-licm -mcpu=mips32r2 -mattr=micromips -relocation-model=p…
18 ; RUN: FileCheck %s -check-prefixes=ALL,MIPS32-ANY,HAS-SEB-SEH,CHECK-EL,MICROMIPS
20 ; Keep one big-endian check so that we don't reduce testing, but don't add more
22 ; RUN: llc -march=mips --disable-machine-licm -mcpu=mips32 -relocation-model=pic < %s | \
23 ; RUN: FileCheck %s -check-prefixes=ALL,MIPS32-ANY,NO-SEB-SEH,CHECK-EB,NOT-MICROMIPS
32 ; ALL-LABEL: AtomicLoadAdd32:
34 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(x)
35 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(x)(
37 ; O0: $[[BB0:[A-Z_0-9]+]]:
38 ; O0: ld $[[R1:[0-9]+]]
39 ; O0-NEXT: ll $[[R2:[0-9]+]], 0($[[R1]])
41 ; ALL: $[[BB0:[A-Z_0-9]+]]:
42 ; ALL: ll $[[R3:[0-9]+]], 0($[[R0]])
43 ; ALL: addu $[[R4:[0-9]+]], $[[R3]], $4
44 ; ALL: sc $[[R4]], 0($[[R0]])
45 ; NOT-MICROMIPS: beqz $[[R4]], $[[BB0]]
55 ; ALL-LABEL: AtomicLoadNand32:
57 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(x)
58 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(x)(
62 ; ALL: $[[BB0:[A-Z_0-9]+]]:
63 ; ALL: ll $[[R1:[0-9]+]], 0($[[R0]])
64 ; ALL: and $[[R3:[0-9]+]], $[[R1]], $4
65 ; ALL: nor $[[R2:[0-9]+]], $zero, $[[R3]]
66 ; ALL: sc $[[R2]], 0($[[R0]])
67 ; NOT-MICROMIPS: beqz $[[R2]], $[[BB0]]
80 ; ALL-LABEL: AtomicSwap32:
82 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(x)
83 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(x)
85 ; ALL: $[[BB0:[A-Z_0-9]+]]:
86 ; ALL: ll ${{[0-9]+}}, 0($[[R0]])
87 ; ALL: sc $[[R2:[0-9]+]], 0($[[R0]])
88 ; NOT-MICROMIPS: beqz $[[R2]], $[[BB0]]
102 ; ALL-LABEL: AtomicCmpSwap32:
104 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(x)
105 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(x)(
107 ; ALL: $[[BB0:[A-Z_0-9]+]]:
108 ; ALL: ll $2, 0($[[R0]])
109 ; NOT-MICROMIPS: bne $2, $4, $[[BB1:[A-Z_0-9]+]]
110 ; MICROMIPS: bne $2, $4, $[[BB1:[A-Z_0-9]+]]
111 ; MIPSR6: bnec $2, $4, $[[BB1:[A-Z_0-9]+]]
112 ; ALL: sc $[[R2:[0-9]+]], 0($[[R0]])
113 ; NOT-MICROMIPS: beqz $[[R2]], $[[BB0]]
116 ; ALL: $[[BB1]]:
128 ; ALL-LABEL: AtomicLoadAdd8:
130 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(y)
131 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(y)(
133 ; ALL: addiu $[[R1:[0-9]+]], $zero, -4
134 ; ALL: and $[[R2:[0-9]+]], $[[R0]], $[[R1]]
135 ; ALL: andi $[[R3:[0-9]+]], $[[R0]], 3
136 ; CHECK-EB: xori $[[R4:[0-9]+]], $[[R3]], 3
137 ; CHECK-EB: sll $[[R5:[0-9]+]], $[[R4]], 3
138 ; CHECK-EL: sll $[[R5:[0-9]+]], $[[R3]], 3
139 ; ALL: ori $[[R6:[0-9]+]], $zero, 255
140 ; ALL: sllv $[[R7:[0-9]+]], $[[R6]], $[[R5]]
141 ; ALL: nor $[[R8:[0-9]+]], $zero, $[[R7]]
142 ; ALL: sllv $[[R9:[0-9]+]], $4, $[[R5]]
144 ; O0: $[[BB0:[A-Z_0-9]+]]:
145 ; O0: ld $[[R10:[0-9]+]]
146 ; O0-NEXT: ll $[[R11:[0-9]+]], 0($[[R10]])
148 ; ALL: $[[BB0:[A-Z_0-9]+]]:
149 ; ALL: ll $[[R12:[0-9]+]], 0($[[R2]])
150 ; ALL: addu $[[R13:[0-9]+]], $[[R12]], $[[R9]]
151 ; ALL: and $[[R14:[0-9]+]], $[[R13]], $[[R7]]
152 ; ALL: and $[[R15:[0-9]+]], $[[R12]], $[[R8]]
153 ; ALL: or $[[R16:[0-9]+]], $[[R15]], $[[R14]]
154 ; ALL: sc $[[R16]], 0($[[R2]])
155 ; NOT-MICROMIPS: beqz $[[R16]], $[[BB0]]
159 ; ALL: and $[[R17:[0-9]+]], $[[R12]], $[[R7]]
160 ; ALL: srlv $[[R18:[0-9]+]], $[[R17]], $[[R5]]
162 ; NO-SEB-SEH: sll $[[R19:[0-9]+]], $[[R18]], 24
163 ; NO-SEB-SEH: sra $2, $[[R19]], 24
165 ; HAS-SEB-SEH: seb $2, $[[R18]]
173 ; ALL-LABEL: AtomicLoadSub8:
175 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(y)
176 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(y)(
178 ; ALL: addiu $[[R1:[0-9]+]], $zero, -4
179 ; ALL: and $[[R2:[0-9]+]], $[[R0]], $[[R1]]
180 ; ALL: andi $[[R3:[0-9]+]], $[[R0]], 3
181 ; CHECK-EL: sll $[[R5:[0-9]+]], $[[R3]], 3
182 ; CHECK-EB: xori $[[R4:[0-9]+]], $[[R3]], 3
183 ; CHECK-EB: sll $[[R5:[0-9]+]], $[[R4]], 3
184 ; ALL: ori $[[R6:[0-9]+]], $zero, 255
185 ; ALL: sllv $[[R7:[0-9]+]], $[[R6]], $[[R5]]
186 ; ALL: nor $[[R8:[0-9]+]], $zero, $[[R7]]
187 ; ALL: sllv $[[R9:[0-9]+]], $4, $[[R5]]
189 ; O0: $[[BB0:[A-Z_0-9]+]]:
190 ; O0: ld $[[R10:[0-9]+]]
191 ; O0-NEXT: ll $[[R11:[0-9]+]], 0($[[R10]])
193 ; ALL: $[[BB0:[A-Z_0-9]+]]:
194 ; ALL: ll $[[R12:[0-9]+]], 0($[[R2]])
195 ; ALL: subu $[[R13:[0-9]+]], $[[R12]], $[[R9]]
196 ; ALL: and $[[R14:[0-9]+]], $[[R13]], $[[R7]]
197 ; ALL: and $[[R15:[0-9]+]], $[[R12]], $[[R8]]
198 ; ALL: or $[[R16:[0-9]+]], $[[R15]], $[[R14]]
199 ; ALL: sc $[[R16]], 0($[[R2]])
200 ; NOT-MICROMIPS: beqz $[[R16]], $[[BB0]]
204 ; ALL: and $[[R17:[0-9]+]], $[[R12]], $[[R7]]
205 ; ALL: srlv $[[R18:[0-9]+]], $[[R17]], $[[R5]]
207 ; NO-SEB-SEH: sll $[[R19:[0-9]+]], $[[R18]], 24
208 ; NO-SEB-SEH: sra $2, $[[R19]], 24
210 ; HAS-SEB-SEH:seb $2, $[[R18]]
218 ; ALL-LABEL: AtomicLoadNand8:
220 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(y)
221 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(y)(
223 ; ALL: addiu $[[R1:[0-9]+]], $zero, -4
224 ; ALL: and $[[R2:[0-9]+]], $[[R0]], $[[R1]]
225 ; ALL: andi $[[R3:[0-9]+]], $[[R0]], 3
226 ; CHECK-EL: sll $[[R5:[0-9]+]], $[[R3]], 3
227 ; CHECK-EB: xori $[[R4:[0-9]+]], $[[R3]], 3
228 ; CHECK-EB: sll $[[R5:[0-9]+]], $[[R4]], 3
229 ; ALL: ori $[[R6:[0-9]+]], $zero, 255
230 ; ALL: sllv $[[R7:[0-9]+]], $[[R6]], $[[R5]]
231 ; ALL: nor $[[R8:[0-9]+]], $zero, $[[R7]]
232 ; ALL: sllv $[[R9:[0-9]+]], $4, $[[R5]]
234 ; O0: $[[BB0:[A-Z_0-9]+]]:
235 ; O0: ld $[[R10:[0-9]+]]
236 ; O0-NEXT: ll $[[R11:[0-9]+]], 0($[[R10]])
238 ; ALL: $[[BB0:[A-Z_0-9]+]]:
239 ; ALL: ll $[[R12:[0-9]+]], 0($[[R2]])
240 ; ALL: and $[[R13:[0-9]+]], $[[R12]], $[[R9]]
241 ; ALL: nor $[[R14:[0-9]+]], $zero, $[[R13]]
242 ; ALL: and $[[R15:[0-9]+]], $[[R14]], $[[R7]]
243 ; ALL: and $[[R16:[0-9]+]], $[[R12]], $[[R8]]
244 ; ALL: or $[[R17:[0-9]+]], $[[R16]], $[[R15]]
245 ; ALL: sc $[[R17]], 0($[[R2]])
246 ; NOT-MICROMIPS: beqz $[[R17]], $[[BB0]]
250 ; ALL: and $[[R18:[0-9]+]], $[[R12]], $[[R7]]
251 ; ALL: srlv $[[R19:[0-9]+]], $[[R18]], $[[R5]]
253 ; NO-SEB-SEH: sll $[[R20:[0-9]+]], $[[R19]], 24
254 ; NO-SEB-SEH: sra $2, $[[R20]], 24
256 ; HAS-SEB-SEH: seb $2, $[[R19]]
264 ; ALL-LABEL: AtomicSwap8:
266 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(y)
267 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(y)(
269 ; ALL: addiu $[[R1:[0-9]+]], $zero, -4
270 ; ALL: and $[[R2:[0-9]+]], $[[R0]], $[[R1]]
271 ; ALL: andi $[[R3:[0-9]+]], $[[R0]], 3
272 ; CHECK-EL: sll $[[R5:[0-9]+]], $[[R3]], 3
273 ; CHECK-EB: xori $[[R4:[0-9]+]], $[[R3]], 3
274 ; CHECK-EB: sll $[[R5:[0-9]+]], $[[R4]], 3
275 ; ALL: ori $[[R6:[0-9]+]], $zero, 255
276 ; ALL: sllv $[[R7:[0-9]+]], $[[R6]], $[[R5]]
277 ; ALL: nor $[[R8:[0-9]+]], $zero, $[[R7]]
278 ; ALL: sllv $[[R9:[0-9]+]], $4, $[[R5]]
280 ; ALL: $[[BB0:[A-Z_0-9]+]]:
281 ; ALL: ll $[[R10:[0-9]+]], 0($[[R2]])
282 ; ALL: and $[[R18:[0-9]+]], $[[R9]], $[[R7]]
283 ; ALL: and $[[R13:[0-9]+]], $[[R10]], $[[R8]]
284 ; ALL: or $[[R14:[0-9]+]], $[[R13]], $[[R18]]
285 ; ALL: sc $[[R14]], 0($[[R2]])
286 ; NOT-MICROMIPS: beqz $[[R14]], $[[BB0]]
290 ; ALL: and $[[R15:[0-9]+]], $[[R10]], $[[R7]]
291 ; ALL: srlv $[[R16:[0-9]+]], $[[R15]], $[[R5]]
293 ; NO-SEB-SEH: sll $[[R17:[0-9]+]], $[[R16]], 24
294 ; NO-SEB-SEH: sra $2, $[[R17]], 24
296 ; HAS-SEB-SEH: seb $2, $[[R16]]
306 ; ALL-LABEL: AtomicCmpSwap8:
308 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(y)
309 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(y)(
311 ; ALL: addiu $[[R1:[0-9]+]], $zero, -4
312 ; ALL: and $[[R2:[0-9]+]], $[[R0]], $[[R1]]
313 ; ALL: andi $[[R3:[0-9]+]], $[[R0]], 3
314 ; CHECK-EL: sll $[[R5:[0-9]+]], $[[R3]], 3
315 ; CHECK-EB: xori $[[R4:[0-9]+]], $[[R3]], 3
316 ; CHECK-EB: sll $[[R5:[0-9]+]], $[[R4]], 3
317 ; ALL: ori $[[R6:[0-9]+]], $zero, 255
318 ; ALL: sllv $[[R7:[0-9]+]], $[[R6]], $[[R5]]
319 ; ALL: nor $[[R8:[0-9]+]], $zero, $[[R7]]
320 ; ALL: andi $[[R9:[0-9]+]], $4, 255
321 ; ALL: sllv $[[R10:[0-9]+]], $[[R9]], $[[R5]]
322 ; ALL: andi $[[R11:[0-9]+]], $5, 255
323 ; ALL: sllv $[[R12:[0-9]+]], $[[R11]], $[[R5]]
325 ; ALL: $[[BB0:[A-Z_0-9]+]]:
326 ; ALL: ll $[[R13:[0-9]+]], 0($[[R2]])
327 ; ALL: and $[[R14:[0-9]+]], $[[R13]], $[[R7]]
328 ; NOT-MICROMIPS: bne $[[R14]], $[[R10]], $[[BB1:[A-Z_0-9]+]]
329 ; MICROMIPS: bne $[[R14]], $[[R10]], $[[BB1:[A-Z_0-9]+]]
330 ; MIPSR6: bnec $[[R14]], $[[R10]], $[[BB1:[A-Z_0-9]+]]
332 ; ALL: and $[[R15:[0-9]+]], $[[R13]], $[[R8]]
333 ; ALL: or $[[R16:[0-9]+]], $[[R15]], $[[R12]]
334 ; ALL: sc $[[R16]], 0($[[R2]])
335 ; NOT-MICROMIPS: beqz $[[R16]], $[[BB0]]
339 ; ALL: $[[BB1]]:
340 ; ALL: srlv $[[R17:[0-9]+]], $[[R14]], $[[R5]]
342 ; NO-SEB-SEH: sll $[[R18:[0-9]+]], $[[R17]], 24
343 ; NO-SEB-SEH: sra $2, $[[R18]], 24
345 ; HAS-SEB-SEH: seb $2, $[[R17]]
353 ; ALL-LABEL: AtomicCmpSwapRes8
355 ; ALL: addiu $[[R1:[0-9]+]], $zero, -4
356 ; ALL: and $[[R2:[0-9]+]], $4, $[[R1]]
357 ; ALL: andi $[[R3:[0-9]+]], $4, 3
358 ; CHECK-EL: sll $[[R5:[0-9]+]], $[[R3]], 3
359 ; CHECK-EB: xori $[[R4:[0-9]+]], $[[R3]], 3
360 ; CHECK-EB: sll $[[R5:[0-9]+]], $[[R4]], 3
361 ; ALL: ori $[[R6:[0-9]+]], $zero, 255
362 ; ALL: sllv $[[R7:[0-9]+]], $[[R6]], $[[R5]]
363 ; ALL: nor $[[R8:[0-9]+]], $zero, $[[R7]]
364 ; ALL: andi $[[R9:[0-9]+]], $5, 255
365 ; ALL: sllv $[[R10:[0-9]+]], $[[R9]], $[[R5]]
366 ; ALL: andi $[[R11:[0-9]+]], $6, 255
367 ; ALL: sllv $[[R12:[0-9]+]], $[[R11]], $[[R5]]
369 ; ALL: $[[BB0:[A-Z_0-9]+]]:
370 ; ALL: ll $[[R13:[0-9]+]], 0($[[R2]])
371 ; ALL: and $[[R14:[0-9]+]], $[[R13]], $[[R7]]
372 ; NOT-MICROMIPS: bne $[[R14]], $[[R10]], $[[BB1:[A-Z_0-9]+]]
373 ; MICROMIPS: bne $[[R14]], $[[R10]], $[[BB1:[A-Z_0-9]+]]
374 ; MIPSR6: bnec $[[R14]], $[[R10]], $[[BB1:[A-Z_0-9]+]]
376 ; ALL: and $[[R15:[0-9]+]], $[[R13]], $[[R8]]
377 ; ALL: or $[[R16:[0-9]+]], $[[R15]], $[[R12]]
378 ; ALL: sc $[[R16]], 0($[[R2]])
379 ; NOT-MICROMIPS: beqz $[[R16]], $[[BB0]]
383 ; ALL: $[[BB1]]:
384 ; ALL: srlv $[[R17:[0-9]+]], $[[R14]], $[[R5]]
386 ; NO-SEB-SEH: sll $[[R18:[0-9]+]], $[[R17]], 24
387 ; NO-SEB-SEH: sra $[[R19:[0-9]+]], $[[R18]], 24
389 ; FIXME: -march=mips produces a redundant sign extension here...
390 ; NO-SEB-SEH: sll $[[R20:[0-9]+]], $5, 24
391 ; NO-SEB-SEH: sra $[[R20]], $[[R20]], 24
393 ; HAS-SEB-SEH: seb $[[R19:[0-9]+]], $[[R17]]
396 ; NO-SEB-SEH: xor $[[R21:[0-9]+]], $[[R19]], $[[R20]]
397 ; HAS-SEB-SEH: xor $[[R21:[0-9]+]], $[[R19]], $5
399 ; ALL: sltiu $2, $[[R21]], 1
410 ; ALL-LABEL: AtomicLoadAdd16:
412 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(z)
413 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(z)(
415 ; ALL: addiu $[[R1:[0-9]+]], $zero, -4
416 ; ALL: and $[[R2:[0-9]+]], $[[R0]], $[[R1]]
417 ; ALL: andi $[[R3:[0-9]+]], $[[R0]], 3
418 ; CHECK-EB: xori $[[R4:[0-9]+]], $[[R3]], 2
419 ; CHECK-EB: sll $[[R5:[0-9]+]], $[[R4]], 3
420 ; CHECK-EL: sll $[[R5:[0-9]+]], $[[R3]], 3
421 ; ALL: ori $[[R6:[0-9]+]], $zero, 65535
422 ; ALL: sllv $[[R7:[0-9]+]], $[[R6]], $[[R5]]
423 ; ALL: nor $[[R8:[0-9]+]], $zero, $[[R7]]
424 ; ALL: sllv $[[R9:[0-9]+]], $4, $[[R5]]
426 ; O0: $[[BB0:[A-Z_0-9]+]]:
427 ; O0: ld $[[R10:[0-9]+]]
428 ; O0-NEXT: ll $[[R11:[0-9]+]], 0($[[R10]])
430 ; ALL: $[[BB0:[A-Z_0-9]+]]:
431 ; ALL: ll $[[R12:[0-9]+]], 0($[[R2]])
432 ; ALL: addu $[[R13:[0-9]+]], $[[R12]], $[[R9]]
433 ; ALL: and $[[R14:[0-9]+]], $[[R13]], $[[R7]]
434 ; ALL: and $[[R15:[0-9]+]], $[[R12]], $[[R8]]
435 ; ALL: or $[[R16:[0-9]+]], $[[R15]], $[[R14]]
436 ; ALL: sc $[[R16]], 0($[[R2]])
437 ; NOT-MICROMIPS: beqz $[[R16]], $[[BB0]]
441 ; ALL: and $[[R17:[0-9]+]], $[[R12]], $[[R7]]
442 ; ALL: srlv $[[R18:[0-9]+]], $[[R17]], $[[R5]]
444 ; NO-SEB-SEH: sll $[[R19:[0-9]+]], $[[R18]], 16
445 ; NO-SEB-SEH: sra $2, $[[R19]], 16
460 ; ALL-LABEL: foo
461 ; MIPSR6: addu $[[R2:[0-9]+]], $[[R1:[0-9]+]], $[[R0:[0-9]+]]
462 ; NOT-MICROMIPS: addu $[[R2:[0-9]+]], $[[R1:[0-9]+]], $[[R0:[0-9]+]]
463 ; MICROMIPS: addu16 $[[R2:[0-9]+]], $[[R1:[0-9]+]], $[[R0:[0-9]+]]
465 ; ALL: sync
467 ; ALL: andi $[[R3:[0-9]+]], $[[R2]], 65535
468 ; ALL: $[[BB0:[A-Z_0-9]+]]:
469 ; ALL: ll $[[R4:[0-9]+]], 0($[[R5:[0-9]+]])
470 ; ALL: and $[[R6:[0-9]+]], $[[R4]], $
471 ; ALL: and $[[R7:[0-9]+]], $[[R4]], $
472 ; ALL: or $[[R8:[0-9]+]], $[[R7]], $
473 ; ALL: sc $[[R8]], 0($[[R5]])
474 ; NOT-MICROMIPS: beqz $[[R8]], $[[BB0]]
478 ; ALL: srlv $[[R9:[0-9]+]], $[[R6]], $
480 ; NO-SEB-SEH: sll $[[R10:[0-9]+]], $[[R9]], 16
481 ; NO-SEB-SEH: sra $[[R11:[0-9]+]], $[[R10]], 16
483 ; NO-SEB-SEH: sll $[[R12:[0-9]+]], $[[R2]], 16
484 ; NO-SEB-SEH: sra $[[R13:[0-9]+]], $[[R12]], 16
486 ; HAS-SEB-SEH: seh $[[R11:[0-9]+]], $[[R9]]
487 ; HAS-SEB-SEH: seh $[[R13:[0-9]+]], $[[R2]]
489 ; ALL: xor $[[R12:[0-9]+]], $[[R11]], $[[R13]]
490 ; ALL: sltiu $3, $[[R12]], 1
491 ; ALL: sync
501 ; ALL-LABEL: CheckSync:
503 ; ALL: sync
504 ; ALL: ll
505 ; ALL: sc
506 ; ALL: beq
507 ; ALL: sync
535 ; ALL-LABEL: AtomicLoadAdd32_OffGt9Bit:
537 ; MIPS32-ANY: lw $[[R0:[0-9]+]], %got(x)
538 ; MIPS64-ANY: ld $[[R0:[0-9]+]], %got_disp(x)(
540 ; ALL: addiu $[[PTR:[0-9]+]], $[[R0]], 1024
541 ; ALL: $[[BB0:[A-Z_0-9]+]]:
542 ; ALL: ll $[[R1:[0-9]+]], 0($[[PTR]])
543 ; ALL: addu $[[R2:[0-9]+]], $[[R1]], $4
544 ; ALL: sc $[[R2]], 0($[[PTR]])
545 ; NOT-MICROMIPS: beqz $[[R2]], $[[BB0]]