Lines Matching +full:llvm +full:- +full:3
1 ; RUN: llc -march=mipsel -mcpu=mips32 -mattr=+dsp -verify-machineinstrs < %s | \
8 %1 = tail call i32 @llvm.mips.extr.w(i64 %a0, i32 15)
12 declare i32 @llvm.mips.extr.w(i64, i32) nounwind
18 %1 = tail call i32 @llvm.mips.extr.w(i64 %a0, i32 %a1)
26 %1 = tail call i32 @llvm.mips.extr.r.w(i64 %a0, i32 15)
30 declare i32 @llvm.mips.extr.r.w(i64, i32) nounwind
36 %1 = tail call i32 @llvm.mips.extr.s.h(i64 %a0, i32 %a1)
40 declare i32 @llvm.mips.extr.s.h(i64, i32) nounwind
46 %1 = tail call i32 @llvm.mips.extr.rs.w(i64 %a0, i32 15)
50 declare i32 @llvm.mips.extr.rs.w(i64, i32) nounwind
56 %1 = tail call i32 @llvm.mips.extr.rs.w(i64 %a0, i32 %a1)
64 %1 = tail call i32 @llvm.mips.extr.s.h(i64 %a0, i32 15)
72 %1 = tail call i32 @llvm.mips.extr.r.w(i64 %a0, i32 %a1)
78 ; CHECK: extp ${{[0-9]+}}
80 %1 = tail call i32 @llvm.mips.extp(i64 %a0, i32 15)
84 declare i32 @llvm.mips.extp(i64, i32) nounwind
90 %1 = tail call i32 @llvm.mips.extp(i64 %a0, i32 %a1)
96 ; CHECK: extpdp ${{[0-9]+}}
98 %1 = tail call i32 @llvm.mips.extpdp(i64 %a0, i32 15)
102 declare i32 @llvm.mips.extpdp(i64, i32) nounwind
108 %1 = tail call i32 @llvm.mips.extpdp(i64 %a0, i32 %a1)
118 %3 = tail call i64 @llvm.mips.dpau.h.qbl(i64 %a0, <4 x i8> %1, <4 x i8> %2)
119 ret i64 %3
122 declare i64 @llvm.mips.dpau.h.qbl(i64, <4 x i8>, <4 x i8>) nounwind readnone
130 %3 = tail call i64 @llvm.mips.dpau.h.qbr(i64 %a0, <4 x i8> %1, <4 x i8> %2)
131 ret i64 %3
134 declare i64 @llvm.mips.dpau.h.qbr(i64, <4 x i8>, <4 x i8>) nounwind readnone
142 %3 = tail call i64 @llvm.mips.dpsu.h.qbl(i64 %a0, <4 x i8> %1, <4 x i8> %2)
143 ret i64 %3
146 declare i64 @llvm.mips.dpsu.h.qbl(i64, <4 x i8>, <4 x i8>) nounwind readnone
154 %3 = tail call i64 @llvm.mips.dpsu.h.qbr(i64 %a0, <4 x i8> %1, <4 x i8> %2)
155 ret i64 %3
158 declare i64 @llvm.mips.dpsu.h.qbr(i64, <4 x i8>, <4 x i8>) nounwind readnone
166 %3 = tail call i64 @llvm.mips.dpaq.s.w.ph(i64 %a0, <2 x i16> %1, <2 x i16> %2)
167 ret i64 %3
170 declare i64 @llvm.mips.dpaq.s.w.ph(i64, <2 x i16>, <2 x i16>) nounwind
176 %1 = tail call i64 @llvm.mips.dpaq.sa.l.w(i64 %a0, i32 %a1, i32 %a2)
180 declare i64 @llvm.mips.dpaq.sa.l.w(i64, i32, i32) nounwind
188 %3 = tail call i64 @llvm.mips.dpsq.s.w.ph(i64 %a0, <2 x i16> %1, <2 x i16> %2)
189 ret i64 %3
192 declare i64 @llvm.mips.dpsq.s.w.ph(i64, <2 x i16>, <2 x i16>) nounwind
198 %1 = tail call i64 @llvm.mips.dpsq.sa.l.w(i64 %a0, i32 %a1, i32 %a2)
202 declare i64 @llvm.mips.dpsq.sa.l.w(i64, i32, i32) nounwind
210 %3 = tail call i64 @llvm.mips.mulsaq.s.w.ph(i64 %a0, <2 x i16> %1, <2 x i16> %2)
211 ret i64 %3
214 declare i64 @llvm.mips.mulsaq.s.w.ph(i64, <2 x i16>, <2 x i16>) nounwind
222 %3 = tail call i64 @llvm.mips.maq.s.w.phl(i64 %a0, <2 x i16> %1, <2 x i16> %2)
223 ret i64 %3
226 declare i64 @llvm.mips.maq.s.w.phl(i64, <2 x i16>, <2 x i16>) nounwind
234 %3 = tail call i64 @llvm.mips.maq.s.w.phr(i64 %a0, <2 x i16> %1, <2 x i16> %2)
235 ret i64 %3
238 declare i64 @llvm.mips.maq.s.w.phr(i64, <2 x i16>, <2 x i16>) nounwind
246 %3 = tail call i64 @llvm.mips.maq.sa.w.phl(i64 %a0, <2 x i16> %1, <2 x i16> %2)
247 ret i64 %3
250 declare i64 @llvm.mips.maq.sa.w.phl(i64, <2 x i16>, <2 x i16>) nounwind
258 %3 = tail call i64 @llvm.mips.maq.sa.w.phr(i64 %a0, <2 x i16> %1, <2 x i16> %2)
259 ret i64 %3
262 declare i64 @llvm.mips.maq.sa.w.phr(i64, <2 x i16>, <2 x i16>) nounwind
266 ; CHECK: shilo $ac{{[0-9]}}
268 %1 = tail call i64 @llvm.mips.shilo(i64 %a0, i32 0)
272 declare i64 @llvm.mips.shilo(i64, i32) nounwind readnone
278 %1 = tail call i64 @llvm.mips.shilo(i64 %a0, i32 %a1)
284 ; CHECK: mthlip ${{[0-9]+}}
286 %1 = tail call i64 @llvm.mips.mthlip(i64 %a0, i32 %a1)
290 declare i64 @llvm.mips.mthlip(i64, i32) nounwind
294 ; CHECK: bposge32 $BB{{[0-9]+}}
296 %0 = tail call i32 @llvm.mips.bposge32()
300 declare i32 @llvm.mips.bposge32() nounwind readonly
304 ; CHECK: madd $ac{{[0-9]}}
306 %1 = tail call i64 @llvm.mips.madd(i64 %a0, i32 %a1, i32 %a2)
310 declare i64 @llvm.mips.madd(i64, i32, i32) nounwind readnone
314 ; CHECK: maddu $ac{{[0-9]}}
316 %1 = tail call i64 @llvm.mips.maddu(i64 %a0, i32 %a1, i32 %a2)
320 declare i64 @llvm.mips.maddu(i64, i32, i32) nounwind readnone
324 ; CHECK: msub $ac{{[0-9]}}
326 %1 = tail call i64 @llvm.mips.msub(i64 %a0, i32 %a1, i32 %a2)
330 declare i64 @llvm.mips.msub(i64, i32, i32) nounwind readnone
334 ; CHECK: msubu $ac{{[0-9]}}
336 %1 = tail call i64 @llvm.mips.msubu(i64 %a0, i32 %a1, i32 %a2)
340 declare i64 @llvm.mips.msubu(i64, i32, i32) nounwind readnone
344 ; CHECK: mult $ac{{[0-9]}}
346 %0 = tail call i64 @llvm.mips.mult(i32 %a0, i32 %a1)
350 declare i64 @llvm.mips.mult(i32, i32) nounwind readnone
354 ; CHECK: multu $ac{{[0-9]}}
356 %0 = tail call i64 @llvm.mips.multu(i32 %a0, i32 %a1)
360 declare i64 @llvm.mips.multu(i32, i32) nounwind readnone
368 %2 = tail call <2 x i16> @llvm.mips.addq.ph(<2 x i16> %0, <2 x i16> %1)
369 %3 = bitcast <2 x i16> %2 to i32
370 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
374 declare <2 x i16> @llvm.mips.addq.ph(<2 x i16>, <2 x i16>) nounwind
382 %2 = tail call <2 x i16> @llvm.mips.addq.s.ph(<2 x i16> %0, <2 x i16> %1)
383 %3 = bitcast <2 x i16> %2 to i32
384 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
388 declare <2 x i16> @llvm.mips.addq.s.ph(<2 x i16>, <2 x i16>) nounwind
394 %0 = tail call i32 @llvm.mips.addq.s.w(i32 %a0, i32 %a1)
398 declare i32 @llvm.mips.addq.s.w(i32, i32) nounwind
406 %2 = tail call <4 x i8> @llvm.mips.addu.qb(<4 x i8> %0, <4 x i8> %1)
407 %3 = bitcast <4 x i8> %2 to i32
408 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
412 declare <4 x i8> @llvm.mips.addu.qb(<4 x i8>, <4 x i8>) nounwind
420 %2 = tail call <4 x i8> @llvm.mips.addu.s.qb(<4 x i8> %0, <4 x i8> %1)
421 %3 = bitcast <4 x i8> %2 to i32
422 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
426 declare <4 x i8> @llvm.mips.addu.s.qb(<4 x i8>, <4 x i8>) nounwind
434 %2 = tail call <2 x i16> @llvm.mips.subq.ph(<2 x i16> %0, <2 x i16> %1)
435 %3 = bitcast <2 x i16> %2 to i32
436 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
440 declare <2 x i16> @llvm.mips.subq.ph(<2 x i16>, <2 x i16>) nounwind
448 %2 = tail call <2 x i16> @llvm.mips.subq.s.ph(<2 x i16> %0, <2 x i16> %1)
449 %3 = bitcast <2 x i16> %2 to i32
450 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
454 declare <2 x i16> @llvm.mips.subq.s.ph(<2 x i16>, <2 x i16>) nounwind
460 %0 = tail call i32 @llvm.mips.subq.s.w(i32 %a0, i32 %a1)
464 declare i32 @llvm.mips.subq.s.w(i32, i32) nounwind
472 %2 = tail call <4 x i8> @llvm.mips.subu.qb(<4 x i8> %0, <4 x i8> %1)
473 %3 = bitcast <4 x i8> %2 to i32
474 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
478 declare <4 x i8> @llvm.mips.subu.qb(<4 x i8>, <4 x i8>) nounwind
486 %2 = tail call <4 x i8> @llvm.mips.subu.s.qb(<4 x i8> %0, <4 x i8> %1)
487 %3 = bitcast <4 x i8> %2 to i32
488 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
492 declare <4 x i8> @llvm.mips.subu.s.qb(<4 x i8>, <4 x i8>) nounwind
496 ; CHECK: addsc ${{[0-9]+}}
498 %0 = tail call i32 @llvm.mips.addsc(i32 %a0, i32 %a1)
502 declare i32 @llvm.mips.addsc(i32, i32) nounwind
506 ; CHECK: addwc ${{[0-9]+}}
508 %0 = tail call i32 @llvm.mips.addwc(i32 %a0, i32 %a1)
512 declare i32 @llvm.mips.addwc(i32, i32) nounwind
516 ; CHECK: modsub ${{[0-9]+}}
518 %0 = tail call i32 @llvm.mips.modsub(i32 %a0, i32 %a1)
522 declare i32 @llvm.mips.modsub(i32, i32) nounwind readnone
529 %1 = tail call i32 @llvm.mips.raddu.w.qb(<4 x i8> %0)
533 declare i32 @llvm.mips.raddu.w.qb(<4 x i8>) nounwind readnone
541 %2 = tail call <2 x i16> @llvm.mips.muleu.s.ph.qbl(<4 x i8> %0, <2 x i16> %1)
542 %3 = bitcast <2 x i16> %2 to i32
543 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
547 declare <2 x i16> @llvm.mips.muleu.s.ph.qbl(<4 x i8>, <2 x i16>) nounwind
555 %2 = tail call <2 x i16> @llvm.mips.muleu.s.ph.qbr(<4 x i8> %0, <2 x i16> %1)
556 %3 = bitcast <2 x i16> %2 to i32
557 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
561 declare <2 x i16> @llvm.mips.muleu.s.ph.qbr(<4 x i8>, <2 x i16>) nounwind
569 %2 = tail call <2 x i16> @llvm.mips.mulq.rs.ph(<2 x i16> %0, <2 x i16> %1)
570 %3 = bitcast <2 x i16> %2 to i32
571 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
575 declare <2 x i16> @llvm.mips.mulq.rs.ph(<2 x i16>, <2 x i16>) nounwind
583 %2 = tail call i32 @llvm.mips.muleq.s.w.phl(<2 x i16> %0, <2 x i16> %1)
587 declare i32 @llvm.mips.muleq.s.w.phl(<2 x i16>, <2 x i16>) nounwind
595 %2 = tail call i32 @llvm.mips.muleq.s.w.phr(<2 x i16> %0, <2 x i16> %1)
599 declare i32 @llvm.mips.muleq.s.w.phr(<2 x i16>, <2 x i16>) nounwind
607 %2 = tail call <4 x i8> @llvm.mips.precrq.qb.ph(<2 x i16> %0, <2 x i16> %1)
608 %3 = bitcast <4 x i8> %2 to i32
609 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
613 declare <4 x i8> @llvm.mips.precrq.qb.ph(<2 x i16>, <2 x i16>) nounwind readnone
619 %0 = tail call <2 x i16> @llvm.mips.precrq.ph.w(i32 %a0, i32 %a1)
625 declare <2 x i16> @llvm.mips.precrq.ph.w(i32, i32) nounwind readnone
631 %0 = tail call <2 x i16> @llvm.mips.precrq.rs.ph.w(i32 %a0, i32 %a1)
637 declare <2 x i16> @llvm.mips.precrq.rs.ph.w(i32, i32) nounwind
645 %2 = tail call <4 x i8> @llvm.mips.precrqu.s.qb.ph(<2 x i16> %0, <2 x i16> %1)
646 %3 = bitcast <4 x i8> %2 to i32
647 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
651 declare <4 x i8> @llvm.mips.precrqu.s.qb.ph(<2 x i16>, <2 x i16>) nounwind
660 tail call void @llvm.mips.cmpu.eq.qb(<4 x i8> %0, <4 x i8> %1)
661 %2 = tail call i32 @llvm.mips.rddsp(i32 31)
665 declare void @llvm.mips.cmpu.eq.qb(<4 x i8>, <4 x i8>) nounwind
667 declare i32 @llvm.mips.rddsp(i32) nounwind readonly
675 tail call void @llvm.mips.cmpu.lt.qb(<4 x i8> %0, <4 x i8> %1)
676 %2 = tail call i32 @llvm.mips.rddsp(i32 31)
680 declare void @llvm.mips.cmpu.lt.qb(<4 x i8>, <4 x i8>) nounwind
688 tail call void @llvm.mips.cmpu.le.qb(<4 x i8> %0, <4 x i8> %1)
689 %2 = tail call i32 @llvm.mips.rddsp(i32 31)
693 declare void @llvm.mips.cmpu.le.qb(<4 x i8>, <4 x i8>) nounwind
701 %2 = tail call i32 @llvm.mips.cmpgu.eq.qb(<4 x i8> %0, <4 x i8> %1)
705 declare i32 @llvm.mips.cmpgu.eq.qb(<4 x i8>, <4 x i8>) nounwind
713 %2 = tail call i32 @llvm.mips.cmpgu.lt.qb(<4 x i8> %0, <4 x i8> %1)
717 declare i32 @llvm.mips.cmpgu.lt.qb(<4 x i8>, <4 x i8>) nounwind
725 %2 = tail call i32 @llvm.mips.cmpgu.le.qb(<4 x i8> %0, <4 x i8> %1)
729 declare i32 @llvm.mips.cmpgu.le.qb(<4 x i8>, <4 x i8>) nounwind
737 tail call void @llvm.mips.cmp.eq.ph(<2 x i16> %0, <2 x i16> %1)
738 %2 = tail call i32 @llvm.mips.rddsp(i32 31)
742 declare void @llvm.mips.cmp.eq.ph(<2 x i16>, <2 x i16>) nounwind
750 tail call void @llvm.mips.cmp.lt.ph(<2 x i16> %0, <2 x i16> %1)
751 %2 = tail call i32 @llvm.mips.rddsp(i32 31)
755 declare void @llvm.mips.cmp.lt.ph(<2 x i16>, <2 x i16>) nounwind
763 tail call void @llvm.mips.cmp.le.ph(<2 x i16> %0, <2 x i16> %1)
764 %2 = tail call i32 @llvm.mips.rddsp(i32 31)
768 declare void @llvm.mips.cmp.le.ph(<2 x i16>, <2 x i16>) nounwind
776 tail call void @llvm.mips.wrdsp(i32 %i0, i32 16)
777 %2 = tail call <4 x i8> @llvm.mips.pick.qb(<4 x i8> %0, <4 x i8> %1)
778 %3 = bitcast <4 x i8> %2 to i32
779 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
783 declare <4 x i8> @llvm.mips.pick.qb(<4 x i8>, <4 x i8>) nounwind readonly
791 tail call void @llvm.mips.wrdsp(i32 %i0, i32 16)
792 %2 = tail call <2 x i16> @llvm.mips.pick.ph(<2 x i16> %0, <2 x i16> %1)
793 %3 = bitcast <2 x i16> %2 to i32
794 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
798 declare <2 x i16> @llvm.mips.pick.ph(<2 x i16>, <2 x i16>) nounwind readonly
806 %2 = tail call <2 x i16> @llvm.mips.packrl.ph(<2 x i16> %0, <2 x i16> %1)
807 %3 = bitcast <2 x i16> %2 to i32
808 %.fca.0.insert = insertvalue { i32 } undef, i32 %3, 0
812 declare <2 x i16> @llvm.mips.packrl.ph(<2 x i16>, <2 x i16>) nounwind readnone
819 %1 = tail call <4 x i8> @llvm.mips.shll.qb(<4 x i8> %0, i32 3)
825 declare <4 x i8> @llvm.mips.shll.qb(<4 x i8>, i32) nounwind
832 %1 = tail call <4 x i8> @llvm.mips.shll.qb(<4 x i8> %0, i32 %a1)
843 %1 = tail call <2 x i16> @llvm.mips.shll.ph(<2 x i16> %0, i32 7)
849 declare <2 x i16> @llvm.mips.shll.ph(<2 x i16>, i32) nounwind
856 %1 = tail call <2 x i16> @llvm.mips.shll.ph(<2 x i16> %0, i32 %a1)
867 %1 = tail call <2 x i16> @llvm.mips.shll.s.ph(<2 x i16> %0, i32 7)
873 declare <2 x i16> @llvm.mips.shll.s.ph(<2 x i16>, i32) nounwind
880 %1 = tail call <2 x i16> @llvm.mips.shll.s.ph(<2 x i16> %0, i32 %a1)
890 %0 = tail call i32 @llvm.mips.shll.s.w(i32 %a0, i32 15)
894 declare i32 @llvm.mips.shll.s.w(i32, i32) nounwind
900 %0 = tail call i32 @llvm.mips.shll.s.w(i32 %a0, i32 %a1)
909 %1 = tail call <4 x i8> @llvm.mips.shrl.qb(<4 x i8> %0, i32 3)
915 declare <4 x i8> @llvm.mips.shrl.qb(<4 x i8>, i32) nounwind readnone
922 %1 = tail call <4 x i8> @llvm.mips.shrl.qb(<4 x i8> %0, i32 %a1)
933 %1 = tail call <2 x i16> @llvm.mips.shra.ph(<2 x i16> %0, i32 7)
939 declare <2 x i16> @llvm.mips.shra.ph(<2 x i16>, i32) nounwind readnone
946 %1 = tail call <2 x i16> @llvm.mips.shra.ph(<2 x i16> %0, i32 %a1)
957 %1 = tail call <2 x i16> @llvm.mips.shra.r.ph(<2 x i16> %0, i32 7)
963 declare <2 x i16> @llvm.mips.shra.r.ph(<2 x i16>, i32) nounwind readnone
970 %1 = tail call <2 x i16> @llvm.mips.shra.r.ph(<2 x i16> %0, i32 %a1)
980 %0 = tail call i32 @llvm.mips.shra.r.w(i32 %a0, i32 15)
984 declare i32 @llvm.mips.shra.r.w(i32, i32) nounwind readnone
990 %0 = tail call i32 @llvm.mips.shra.r.w(i32 %a0, i32 %a1)
999 %1 = tail call <2 x i16> @llvm.mips.absq.s.ph(<2 x i16> %0)
1005 declare <2 x i16> @llvm.mips.absq.s.ph(<2 x i16>) nounwind
1011 %0 = tail call i32 @llvm.mips.absq.s.w(i32 %a0)
1015 declare i32 @llvm.mips.absq.s.w(i32) nounwind
1022 %1 = tail call i32 @llvm.mips.preceq.w.phl(<2 x i16> %0)
1026 declare i32 @llvm.mips.preceq.w.phl(<2 x i16>) nounwind readnone
1033 %1 = tail call i32 @llvm.mips.preceq.w.phr(<2 x i16> %0)
1037 declare i32 @llvm.mips.preceq.w.phr(<2 x i16>) nounwind readnone
1044 %1 = tail call <2 x i16> @llvm.mips.precequ.ph.qbl(<4 x i8> %0)
1050 declare <2 x i16> @llvm.mips.precequ.ph.qbl(<4 x i8>) nounwind readnone
1057 %1 = tail call <2 x i16> @llvm.mips.precequ.ph.qbr(<4 x i8> %0)
1063 declare <2 x i16> @llvm.mips.precequ.ph.qbr(<4 x i8>) nounwind readnone
1070 %1 = tail call <2 x i16> @llvm.mips.precequ.ph.qbla(<4 x i8> %0)
1076 declare <2 x i16> @llvm.mips.precequ.ph.qbla(<4 x i8>) nounwind readnone
1083 %1 = tail call <2 x i16> @llvm.mips.precequ.ph.qbra(<4 x i8> %0)
1089 declare <2 x i16> @llvm.mips.precequ.ph.qbra(<4 x i8>) nounwind readnone
1096 %1 = tail call <2 x i16> @llvm.mips.preceu.ph.qbl(<4 x i8> %0)
1102 declare <2 x i16> @llvm.mips.preceu.ph.qbl(<4 x i8>) nounwind readnone
1109 %1 = tail call <2 x i16> @llvm.mips.preceu.ph.qbr(<4 x i8> %0)
1115 declare <2 x i16> @llvm.mips.preceu.ph.qbr(<4 x i8>) nounwind readnone
1122 %1 = tail call <2 x i16> @llvm.mips.preceu.ph.qbla(<4 x i8> %0)
1128 declare <2 x i16> @llvm.mips.preceu.ph.qbla(<4 x i8>) nounwind readnone
1135 %1 = tail call <2 x i16> @llvm.mips.preceu.ph.qbra(<4 x i8> %0)
1141 declare <2 x i16> @llvm.mips.preceu.ph.qbra(<4 x i8>) nounwind readnone
1147 %0 = tail call <4 x i8> @llvm.mips.repl.qb(i32 127)
1153 declare <4 x i8> @llvm.mips.repl.qb(i32) nounwind readnone
1159 %0 = tail call <4 x i8> @llvm.mips.repl.qb(i32 %a0)
1169 %0 = tail call <2 x i16> @llvm.mips.repl.ph(i32 0)
1175 declare <2 x i16> @llvm.mips.repl.ph(i32) nounwind readnone
1181 %0 = tail call <2 x i16> @llvm.mips.repl.ph(i32 %a0)
1189 ; CHECK: bitrev ${{[0-9]+}}
1191 %0 = tail call i32 @llvm.mips.bitrev(i32 %a0)
1195 declare i32 @llvm.mips.bitrev(i32) nounwind readnone
1199 ; CHECK: lbux ${{[0-9]+}}
1201 %0 = tail call i32 @llvm.mips.lbux(i8* %a0, i32 %a1)
1205 declare i32 @llvm.mips.lbux(i8*, i32) nounwind readonly
1209 ; CHECK: lhx ${{[0-9]+}}
1211 %0 = tail call i32 @llvm.mips.lhx(i8* %a0, i32 %a1)
1215 declare i32 @llvm.mips.lhx(i8*, i32) nounwind readonly
1219 ; CHECK: lwx ${{[0-9]+}}
1221 %0 = tail call i32 @llvm.mips.lwx(i8* %a0, i32 %a1)
1225 declare i32 @llvm.mips.lwx(i8*, i32) nounwind readonly
1229 ; CHECK: wrdsp ${{[0-9]+}}
1230 ; CHECK: rddsp ${{[0-9]+}}
1232 tail call void @llvm.mips.wrdsp(i32 %a0, i32 31)
1233 %0 = tail call i32 @llvm.mips.rddsp(i32 31)
1237 declare void @llvm.mips.wrdsp(i32, i32) nounwind