Searched refs:SRC1 (Results 1 – 10 of 10) sorted by relevance
| /external/llvm/test/CodeGen/Thumb/ |
| D | copy_thumb.ll | 9 ; CHECK-LOLOMOV: mov [[TMP:r[0-7]]], [[SRC1:r[01]]]
10 ; CHECK-LOLOMOV-NEXT: mov [[SRC1]], [[SRC2:r[01]]]
19 ; CHECK-NOLOLOMOV-NOT: mov [[TMP:r[0-7]]], [[SRC1:r[01]]]
20 ; CHECK-NOLOLOMOV: push {[[SRC1:r[01]]]}
22 ; CHECK-NOLOLOMOV-NOT: mov [[TMP:r[0-7]]], [[SRC1:r[01]]]
24 ; CHECK-NOLOLOMOV-NEXT: pop {[[SRC1]]}
25 ; CHECK-NOLOLOMOV-NOT: mov [[TMP:r[0-7]]], [[SRC1:r[01]]]
|
| /external/mesa3d/src/mesa/x86/ |
| D | x86_xform3.S | 43 #define SRC1 REGOFF(4, ESI) macro
110 FLD_S( SRC1 ) /* F0 F7 F6 F5 F4 */
112 FLD_S( SRC1 ) /* F1 F0 F7 F6 F5 F4 */
114 FLD_S( SRC1 ) /* F2 F1 F0 F7 F6 F5 F4 */
116 FLD_S( SRC1 ) /* F3 F2 F1 F0 F7 F6 F5 F4 */
212 FLD_S( SRC1 ) /* F5 F4 */
296 FLD_S( SRC1 ) /* F0 F6 F5 F4 */
298 FLD_S( SRC1 ) /* F1 F0 F6 F5 F4 */
300 FLD_S( SRC1 ) /* F2 F1 F0 F6 F5 F4 */
387 FLD_S( SRC1 ) /* F1 F4 */
[all …]
|
| D | x86_xform2.S | 43 #define SRC1 REGOFF(4, ESI) macro
110 FLD_S( SRC1 ) /* F0 F7 F6 F5 F4 */
112 FLD_S( SRC1 ) /* F1 F0 F7 F6 F5 F4 */
114 FLD_S( SRC1 ) /* F2 F1 F0 F7 F6 F5 F4 */
116 FLD_S( SRC1 ) /* F3 F2 F1 F0 F7 F6 F5 F4 */
198 FLD_S( SRC1 ) /* F1 F4 */
265 FLD_S( SRC1 ) /* F0 F6 F5 F4 */
267 FLD_S( SRC1 ) /* F1 F0 F6 F5 F4 */
269 FLD_S( SRC1 ) /* F2 F1 F0 F6 F5 F4 */
346 FLD_S( SRC1 ) /* F1 F4 */
[all …]
|
| D | x86_xform4.S | 43 #define SRC1 REGOFF(4, ESI) macro
110 FLD_S( SRC1 ) /* F0 F7 F6 F5 F4 */
112 FLD_S( SRC1 ) /* F1 F0 F7 F6 F5 F4 */
114 FLD_S( SRC1 ) /* F2 F1 F0 F7 F6 F5 F4 */
116 FLD_S( SRC1 ) /* F3 F2 F1 F0 F7 F6 F5 F4 */
219 FLD_S( SRC1 ) /* F5 F4 */
306 FLD_S( SRC1 ) /* F0 F6 F5 F4 */
308 FLD_S( SRC1 ) /* F1 F0 F6 F5 F4 */
310 FLD_S( SRC1 ) /* F2 F1 F0 F6 F5 F4 */
405 FLD_S( SRC1 ) /* F5 F4 */
[all …]
|
| D | x86_cliptest.S | 38 #define SRC1 REGOFF(4, ESI) macro
182 MOV_L( SRC1, EBX )
231 FLD_S( SRC1 ) /* F1 F0 F3 */
348 MOV_L( SRC1, EBX )
|
| /external/llvm/test/CodeGen/X86/ |
| D | machine-cp.ll | 69 ; CHECK: psllw $7, [[SRC1:%xmm[0-9]+]]
70 ; CHECK-NEXT: pand {{.*}}(%rip), [[SRC1]]
71 ; CHECK-NEXT: pcmpgtb [[SRC1]], [[SRC2:%xmm[0-9]+]]
|
| /external/llvm/test/CodeGen/AMDGPU/ |
| D | sminmax.ll | 58 ; GCN-DAG: v_sub_i32_e32 [[NEG1:v[0-9]+]], vcc, 0, [[SRC1:v[0-9]+]]
61 ; GCN-DAG: v_max_i32_e32 {{v[0-9]+}}, [[NEG1]], [[SRC1]]
117 ; GCN-DAG: v_sub_i32_e32 [[NEG1:v[0-9]+]], vcc, 0, [[SRC1:v[0-9]+]]
122 ; GCN-DAG: v_max_i32_e32 {{v[0-9]+}}, [[NEG1]], [[SRC1]]
|
| D | mul.ll | 112 ; SI: s_load_dword [[SRC1:s[0-9]+]],
113 ; SI: s_mul_i32 [[SRESULT:s[0-9]+]], [[SRC0]], [[SRC1]]
|
| /external/webp/src/dsp/ |
| D | rescaler_neon.c | 32 #define STORE_32x8(SRC0, SRC1, DST) do { \ argument
34 vst1q_u32((DST) + 4, SRC1); \
|
| /external/mesa3d/src/freedreno/.gitlab-ci/reference/ |
| D | es2gears-a320.log | 227 { SRC1 = 8272 }
266 { SRC1 = 0 }
624 { SRC1 = 0 }
14480 { SRC1 = 4096 }
14761 { SRC1 = 8272 }
14816 { SRC1 = 4096 }
|