1 /* SPDX-License-Identifier: GPL-2.0-only */ 2 3 #ifndef __MAINBOARD_GOOGLE_GERALT_GPIO_H__ 4 #define __MAINBOARD_GOOGLE_GERALT_GPIO_H__ 5 6 #include <soc/gpio.h> 7 8 #define GPIO_AP_DISP_BKLTEN GPIO(GPIO01) 9 #define GPIO_AP_EC_WARM_RST_REQ GPIO(DPI_HSYNC) 10 #define GPIO_AP_WP_ODL GPIO(GPIO15) 11 #define GPIO_BEEP_ON_OD GPIO(KPROW0) 12 #define GPIO_EC_AP_INT_ODL GPIO(DPI_DE) 13 #define GPIO_EC_AP_HPD_OD GPIO(DPTX_HPD) 14 #define GPIO_EC_AP_HID_INT_ODL GPIO(DPI_VSYNC) 15 #define GPIO_EC_AP_RSVD0_ODL GPIO(MSDC2_DAT1) 16 #define GPIO_EN_SPKR GPIO(I2SIN_D1) 17 #define GPIO_GSC_AP_INT_ODL GPIO(GPIO00) 18 #define GPIO_RST_SPKR_L GPIO(I2SO2_D1) 19 #define GPIO_XHCI_INIT_DONE GPIO(DPI_CK) 20 #define GPIO_SAR_INT_ODL GPIO(USB1_VBUS_VALID) 21 #define GPIO_HP_INT_ODL GPIO(I2SIN_BCK) 22 #define GPIO_SPKR_INT_ODL GPIO(I2SIN_WS) 23 24 #define GPIO_I2SI1_LRCK GPIO(I2SO2_D2) 25 #define GPIO_I2SI1_BCK GPIO(I2SIN_D3) 26 #define GPIO_I2SO1_D0 GPIO(GPIO11) 27 28 #define GPIO_PCIE_WAKE_1V8_ODL GPIO(PCIE_WAKE_N) 29 #define GPIO_PCIE_CLKREQ_1V8_ODL GPIO(PCIE_CLKREQ_N) 30 #define GPIO_TCHSCR_INT_1V8_L GPIO(DPI_D12) 31 #define GPIO_MT7921_PMU_EN_1V8 GPIO(DPI_D14) 32 33 #define GPIO_EDP_BL_PWM_1V8 GPIO(DISP_PWM1) 34 #define GPIO_EDP_HPD_1V8 GPIO(GPIO17) 35 #define GPIO_EN_PP3300_EDP_DISP_X GPIO(DSI1_LCM_RST) 36 37 #define GPIO_DISP_RST_1V8_L GPIO(DSI0_LCM_RST) 38 #define GPIO_EN_PPVAR_MIPI_DISP GPIO(GPIO03) 39 #define GPIO_EN_PPVAR_MIPI_DISP_150MA GPIO(GPIO04) 40 #define GPIO_MIPI_BL_PWM_1V8 GPIO(DISP_PWM0) 41 42 #define GPIO_SD_CD_ODL GPIO(I2SIN_MCK) 43 44 #define GPIO_USB3_HUB_RST_L GPIO(MSDC2_DAT0) 45 46 void setup_chromeos_gpios(void); 47 48 #endif 49