1 /* SPDX-License-Identifier: GPL-2.0-only */ 2 3 #ifndef _BAYTRAIL_PCI_DEVS_H_ 4 #define _BAYTRAIL_PCI_DEVS_H_ 5 6 /* All these devices live on bus 0 with the associated device and function */ 7 8 /* SoC transaction router */ 9 #define SOC_DEV 0x0 10 #define SOC_FUNC 0 11 12 /* Graphics and Display */ 13 #define GFX_DEV 0x2 14 #define GFX_FUNC 0 15 16 /* MMC Port */ 17 #define MMC_DEV 0x10 18 #define MMC_FUNC 0 19 20 /* SDIO Port */ 21 #define SDIO_DEV 0x11 22 #define SDIO_FUNC 0 23 24 /* SD Port */ 25 #define SD_DEV 0x12 26 #define SD_FUNC 0 27 28 /* SATA */ 29 #define SATA_DEV 0x13 30 #define SATA_FUNC 0 31 32 /* xHCI */ 33 #define XHCI_DEV 0x14 34 #define XHCI_FUNC 0 35 36 /* LPE Audio */ 37 #define LPE_DEV 0x15 38 #define LPE_FUNC 0 39 40 /* MMC45 Port */ 41 #define MMC45_DEV 0x17 42 #define MMC45_FUNC 0 43 44 /* Serial IO 1 */ 45 #define SIO1_DEV 0x18 46 # define SIO_DMA1_DEV SIO1_DEV 47 # define SIO_DMA1_FUNC 0 48 # define I2C1_DEV SIO1_DEV 49 # define I2C1_FUNC 1 50 # define I2C2_DEV SIO1_DEV 51 # define I2C2_FUNC 2 52 # define I2C3_DEV SIO1_DEV 53 # define I2C3_FUNC 3 54 # define I2C4_DEV SIO1_DEV 55 # define I2C4_FUNC 4 56 # define I2C5_DEV SIO1_DEV 57 # define I2C5_FUNC 5 58 # define I2C6_DEV SIO1_DEV 59 # define I2C6_FUNC 6 60 # define I2C7_DEV SIO1_DEV 61 # define I2C7_FUNC 7 62 63 /* Trusted Execution Engine */ 64 #define TXE_DEV 0x1a 65 #define TXE_FUNC 0 66 67 /* HD Audio */ 68 #define HDA_DEV 0x1b 69 #define HDA_FUNC 0 70 71 /* PCIe Ports */ 72 #define PCIE_DEV 0x1c 73 # define PCIE_PORT1_DEV PCIE_DEV 74 # define PCIE_PORT1_FUNC 0 75 # define PCIE_PORT2_DEV PCIE_DEV 76 # define PCIE_PORT2_FUNC 1 77 # define PCIE_PORT3_DEV PCIE_DEV 78 # define PCIE_PORT3_FUNC 2 79 # define PCIE_PORT4_DEV PCIE_DEV 80 # define PCIE_PORT4_FUNC 3 81 82 /* EHCI */ 83 #define EHCI_DEV 0x1d 84 #define EHCI_FUNC 0 85 86 /* Serial IO 2 */ 87 #define SIO2_DEV 0x1e 88 # define SIO_DMA2_DEV SIO2_DEV 89 # define SIO_DMA2_FUNC 0 90 # define PWM1_DEV SIO2_DEV 91 # define PWM1_FUNC 1 92 # define PWM2_DEV SIO2_DEV 93 # define PWM2_FUNC 2 94 # define HSUART1_DEV SIO2_DEV 95 # define HSUART1_FUNC 3 96 # define HSUART2_DEV SIO2_DEV 97 # define HSUART2_FUNC 4 98 # define SPI_DEV SIO2_DEV 99 # define SPI_FUNC 5 100 101 /* Platform Controller Unit */ 102 #define PCU_DEV 0x1f 103 # define LPC_DEV PCU_DEV 104 # define LPC_FUNC 0 105 # define SMBUS_DEV PCU_DEV 106 # define SMBUS_FUNC 3 107 108 #define SOC_DEVID 0x0f00 109 #define GFX_DEVID 0x0f31 110 #define MMC_DEVID 0x0f14 111 #define SDIO_DEVID 0x0f15 112 #define SD_DEVID 0x0f16 113 #define IDE1_DEVID 0x0f20 114 #define IDE2_DEVID 0x0f21 115 #define AHCI1_DEVID 0x0f22 116 #define AHCI2_DEVID 0x0f23 117 #define XHCI_DEVID 0x0f35 118 #define LPE_DEVID 0x0f28 119 #define MMC45_DEVID 0x0f50 120 #define SIO_DMA1_DEVID 0x0f40 121 #define I2C1_DEVID 0x0f41 122 #define I2C2_DEVID 0x0f42 123 #define I2C3_DEVID 0x0f43 124 #define I2C4_DEVID 0x0f44 125 #define I2C5_DEVID 0x0f45 126 #define I2C6_DEVID 0x0f46 127 #define I2C7_DEVID 0x0f47 128 #define TXE_DEVID 0x0f18 129 #define HDA_DEVID 0x0f04 130 #define PCIE_PORT1_DEVID 0x0f48 131 #define PCIE_PORT2_DEVID 0x0f4a 132 #define PCIE_PORT3_DEVID 0x0f4c 133 #define PCIE_PORT4_DEVID 0x0f4e 134 #define EHCI_DEVID 0x0f34 135 #define SIO_DMA2_DEVID 0x0f06 136 #define PWM1_DEVID 0x0f08 137 #define PWM2_DEVID 0x0f09 138 #define HSUART1_DEVID 0x0f0a 139 #define HSUART2_DEVID 0x0f0c 140 #define SPI_DEVID 0xf0e 141 #define LPC_DEVID 0x0f1c 142 #define SMBUS_DEVID 0x0f12 143 144 #endif /* _BAYTRAIL_PCI_DEVS_H_ */ 145