Home
last modified time | relevance | path

Searched refs:d24 (Results 1 – 25 of 42) sorted by relevance

12

/external/openssl/crypto/sha/asm/
Dsha512-armv4.s450 vshr.u64 d24,d20,#14 @ 0
457 vsli.64 d24,d20,#50
465 veor d24,d25
467 veor d24,d26 @ Sigma1(e)
469 vadd.i64 d27,d24
470 vshr.u64 d24,d16,#28
474 vsli.64 d24,d16,#36
480 veor d23,d24,d25
487 vshr.u64 d24,d19,#14 @ 1
494 vsli.64 d24,d19,#50
[all …]
/external/libvpx/vp8/encoder/arm/neon/
Dvp8_mse16x16_neon.asm54 vmlal.s16 q9, d24, d24
109 vmlal.s16 q9, d24, d24
157 vmull.s16 q8, d24, d24
Dshortfdct_neon.asm56 vrshrn.i32 d24, q12, #14
66 vmlal.s16 q4, d24, d5[0]
67 vmlal.s16 q5, d24, d5[1]
68 vmlal.s16 q6, d24, d5[2]
69 vmlal.s16 q7, d24, d5[3]
Dvariance_neon.asm56 vmlal.s16 q9, d24, d24
126 vmlal.s16 q9, d24, d24
187 vmlal.s16 q9, d24, d24
246 vmlal.s16 q9, d24, d24
Dvp8_subpixelvariance8x8_neon.asm69 vqrshrn.u16 d24, q8, #7
115 vmull.u8 q3, d24, d0
123 vmlal.u8 q2, d24, d1
133 vqrshrn.u16 d24, q3, #7
146 vld1.u8 {d24}, [r0], r1
174 vsubl.u8 q6, d24, d2
Dvp8_subpixelvariance16x16_neon.asm190 vld1.u8 {d24, d25}, [lr]!
195 vmull.u8 q3, d24, d0
204 vmlal.u8 q1, d24, d1 ;(src_ptr[pixel_step] * Filter[1])
317 vld1.u8 {d24, d25}, [r0], r1
322 vmull.u8 q3, d24, d0
331 vmlal.u8 q1, d24, d1 ;(src_ptr[pixel_step] * Filter[1])
388 vmlal.s16 q9, d24, d24
Dfastfdct8x4_neon.asm56 vsub.s16 d24, d5, d7
66 vadd.s16 d24, d2, d3
86 vadd.s16 d3, d24, d26 ;op[0] = ((temp1 * x_c2 )>>16) + temp1
112 vsub.s16 d24, d5, d7
Dvp8_subpixelvariance16x16s_neon.asm68 vsubl.u8 q6, d2, d24
175 vmlal.s16 q9, d24, d24
296 vmlal.s16 q14, d24, d24 ;sse
427 vld1.u8 {d24, d25, d26, d27}, [r0], r1
530 vmlal.s16 q9, d24, d24
/external/libvpx/vp8/common/arm/neon/
Dsixtappredict16x16_neon.asm73 vdup.8 d0, d24[0] ;first_pass filter (d0-d5)
74 vdup.8 d1, d24[4]
229 vld1.u8 {d24}, [lr], r2
245 vmlsl.u8 q5, d24, d4
254 vmlal.u8 q4, d24, d5
261 vmull.u8 q10, d24, d3
305 vdup.8 d0, d24[0] ;first_pass filter (d0-d5)
306 vdup.8 d1, d24[4]
329 vext.8 d24, d6, d7, #4 ;construct src_ptr[2]
340 vmlsl.u8 q6, d24, d4 ;-(src_ptr[2] * vp8_filter[4])
[all …]
Dsixtappredict8x4_neon.asm63 vdup.8 d0, d24[0] ;first_pass filter (d0-d5)
64 vdup.8 d1, d24[4]
144 vqrshrun.s16 d24, q9, #7
152 vst1.u8 {d24}, [lr]!
257 vmull.u8 q5, d24, d0
261 vmlsl.u8 q4, d24, d1
270 vmlal.u8 q3, d24, d2 ;(src_ptr[0] * vp8_filter[2])
311 vdup.8 d0, d24[0] ;first_pass filter (d0-d5)
313 vdup.8 d1, d24[4]
388 vqrshrun.s16 d24, q9, #7
[all …]
Dbilinearpredict8x4_neon.asm67 vqrshrn.u16 d24, q8, #7
87 vmull.u8 q3, d24, d0
91 vmlal.u8 q2, d24, d1
113 vld1.u8 {d24}, [r0], r1
123 vst1.u8 {d24}, [r4], lr
Dsixtappredict8x8_neon.asm54 vdup.8 d0, d24[0] ;first_pass filter (d0-d5)
55 vdup.8 d1, d24[4]
138 vqrshrun.s16 d24, q9, #7
145 vst1.u8 {d24}, [lr]!
273 vmlsl.u8 q5, d24, d4
282 vmlal.u8 q4, d24, d5
289 vmull.u8 q10, d24, d3
328 vdup.8 d0, d24[0] ;first_pass filter (d0-d5)
329 vdup.8 d1, d24[4]
410 vqrshrun.s16 d24, q9, #7
[all …]
Dbilinearpredict8x8_neon.asm66 vqrshrn.u16 d24, q8, #7
113 vmull.u8 q3, d24, d0
121 vmlal.u8 q2, d24, d1
153 vld1.u8 {d24}, [r0], r1
167 vst1.u8 {d24}, [r4], lr
Dsixtappredict4x4_neon.asm62 vdup.8 d0, d24[0] ;first_pass filter (d0-d5)
64 vdup.8 d1, d24[4]
221 vext.8 d24, d28, d29, #4
242 vmlsl.u8 q6, d24, d1
247 vmlal.u8 q5, d24, d3 ;(src_ptr[1] * vp8_filter[3])
277 vdup.8 d0, d24[0] ;first_pass filter (d0-d5)
279 vdup.8 d1, d24[4]
380 vext.8 d24, d28, d29, #4
394 vmlsl.u8 q6, d24, d1
399 vmlal.u8 q5, d24, d3 ;(src_ptr[1] * vp8_filter[3])
Dbilinearpredict16x16_neon.asm184 vld1.u8 {d24, d25}, [lr]!
189 vmull.u8 q3, d24, d0
198 vmlal.u8 q1, d24, d1 ;(src_ptr[pixel_step] * vp8_filter[1])
308 vld1.u8 {d24, d25}, [r0], r1
313 vmull.u8 q3, d24, d0
322 vmlal.u8 q1, d24, d1 ;(src_ptr[pixel_step] * vp8_filter[1])
Drecon16x16mb_neon.asm35 vmovl.u8 q0, d24 ;modify Pred data from 8 bits to 16 bits
86 vmovl.u8 q0, d24 ;modify Pred data from 8 bits to 16 bits
/external/llvm/test/MC/ARM/
Dneon-shiftaccum-encoding.s74 vrsra.s32 d7, d24, #32
92 vrsra.s32 d24, #32
109 @ CHECK: vrsra.s32 d7, d24, #32 @ encoding: [0x38,0x73,0xa0,0xf2]
126 @ CHECK: vrsra.s32 d24, d24, #32 @ encoding: [0x38,0x83,0xe0,0xf2]
152 vsri.32 d24, d13, #32
187 @ CHECK: vsri.32 d24, d13, #32 @ encoding: [0x1d,0x84,0xe0,0xf3]
Dneont2-shiftaccum-encoding.s77 vrsra.s32 d7, d24, #32
95 vrsra.s32 d24, #32
112 @ CHECK: vrsra.s32 d7, d24, #32 @ encoding: [0xa0,0xef,0x38,0x73]
129 @ CHECK: vrsra.s32 d24, d24, #32 @ encoding: [0xe0,0xef,0x38,0x83]
155 vsri.32 d24, d13, #32
190 @ CHECK: vsri.32 d24, d13, #32 @ encoding: [0xe0,0xff,0x1d,0x84]
Dneont2-pairwise-encoding.s74 vpmin.u32 d21, d24, d15
82 @ CHECK: vpmin.u32 d21, d24, d15 @ encoding: [0x68,0xff,0x9f,0x5a]
90 vpmax.u16 d7, d24, d13
98 @ CHECK: vpmax.u16 d7, d24, d13 @ encoding: [0x18,0xff,0x8d,0x7a]
Dneon-sub-encoding.s17 vsub.i64 d16, d24
39 @ CHECK: vsub.i64 d16, d16, d24 @ encoding: [0xa8,0x08,0x70,0xf3]
136 vhsub.s8 d11, d24
149 @ CHECK: vhsub.s8 d11, d11, d24 @ encoding: [0x28,0xb2,0x0b,0xf2]
Dneon-vld-encoding.s175 vld3.p16 {d20, d22, d24}, [r5]!
195 @ CHECK: vld3.16 {d20, d22, d24}, [r5]! @ encoding: [0x4d,0x45,0x65,0xf4]
281 vld2.32 {d22[], d24[]}, [r1]
285 vld2.32 {d22[ ],d24[ ]}, [r6], r4
297 @ CHECK: vld2.32 {d22[], d24[]}, [r1] @ encoding: [0xaf,0x6d,0xe1,0xf4]
301 @ CHECK: vld2.32 {d22[], d24[]}, [r6], r4 @ encoding: [0xa4,0x6d,0xe6,0xf4]
319 vld3.p16 {d20[2], d22[2], d24[2]}, [r5]!
/external/valgrind/main/none/tests/arm/
Dvfp.c1083 TESTINSN_core_to_scalar("vmov.8 d24[6], r5", d24, r5, 111); in main()
1105 TESTINSN_scalar_to_core("vmov.u8 r9, d24[2]", r9, d24, i32, f2u(-INFINITY)); in main()
1121 TESTINSN_scalar_to_core("vmov.s8 r9, d24[2]", r9, d24, i32, f2u(-INFINITY)); in main()
1135 …TESTINSN_bin_f64("vmla.f64 d23, d24, d25", d23, d24, i32, f2u0(-347856.475), f2u1(-347856.475), d2… in main()
1139 …TESTINSN_bin_f64("vmla.f64 d23, d24, d5", d23, d24, i32, f2u0(24), f2u1(24), d5, i32, f2u0(1346),… in main()
1145 …TESTINSN_bin_f64("vmla.f64 d13, d24, d5", d13, d24, i32, f2u0(874), f2u1(874), d5, i32, f2u0(1384… in main()
1185 …TESTINSN_bin_f64("vnmla.f64 d23, d24, d25", d23, d24, i32, f2u0(-347856.475), f2u1(-347856.475), d… in main()
1189 …TESTINSN_bin_f64("vnmla.f64 d23, d24, d5", d23, d24, i32, f2u0(24), f2u1(24), d5, i32, f2u0(1346)… in main()
1195 …TESTINSN_bin_f64("vnmla.f64 d13, d24, d5", d13, d24, i32, f2u0(874), f2u1(874), d5, i32, f2u0(138… in main()
1235 …TESTINSN_bin_f64("vmls.f64 d23, d24, d25", d23, d24, i32, f2u0(-347856.475), f2u1(-347856.475), d2… in main()
[all …]
/external/llvm/test/CodeGen/ARM/
Dsubreg-remat.ll25 …3},~{d14},~{d15},~{d16},~{d17},~{d18},~{d19},~{d20},~{d21},~{d22},~{d23},~{d24},~{d25},~{d26},~{d2…
49 …3},~{d14},~{d15},~{d16},~{d17},~{d18},~{d19},~{d20},~{d21},~{d22},~{d23},~{d24},~{d25},~{d26},~{d2…
/external/clang/test/CodeGenObjC/
Dencode-test-6.m18 // CHECK: internal global [26 x i8] c"v32@0:8{?=}16*16{?=}24d24
/external/libvpx/vpx_scale/arm/neon/
Dvp8_vpxyv12_extendframeborders_neon.asm58 vld1.8 {d24[], d25[]}, [r1], lr
170 vld1.8 {d24[], d25[]}, [r1], lr
338 vld1.8 {d24[], d25[]}, [r1], lr
441 vld1.8 {d24[]}, [r1], lr
460 vst1.8 {d24}, [r5], lr

12