Searched refs:divb (Results 1 – 17 of 17) sorted by relevance
10 ; CHECK: divb23 ; CHECK: divb35 ; CHECK: divb39 ; CHECK-NOT: divb49 ; CHECK: divb51 ; CHECK: divb71 ; CHECK-NOT: divb80 ; CHECK-NOT: divb89 ; CHECK-NOT: divb100 ; CHECK: divb[all …]
15 ; Insist on i8->i32 zero extension, even though divb demands only i16:17 ; CHECK: divb
49 ; CHECK: divb50 ; CHECK: divb51 ; CHECK: divb52 ; CHECK-NOT: divb
32 ; CHECK: divb42 ; CHECK: divb
15 …call void asm "\09\09movw\09$2, %ax\09\09\0A\09\09divb\09$3\09\09\09\0A\09\09movb\09%al, $0\09\0A\…
89 ; TOPDOWN: divb
20 divb %cl label24 divb %cl, %al label
45 requiring REX prefix. However, divb and mulb both produce results in AH. If isel
146 def FeatureSlowDivide : SubtargetFeature<"idiv-to-divb",
432 #define DIV_B(a) CHOICE(divb a, divb a, divb a)
3302 ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))3303 ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA, OPT_EAX))3759 ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))3760 ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA, OPT_EAX))4634 ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))4635 ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA, OPT_EAX))5091 ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))5092 ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA, OPT_EAX))15341 ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))15342 ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA, OPT_EAX))[all …]
429 divb ax.uw[30276] : r8.ub[123] => al.ub[246] ah.ub[18]430 divb ax.uw[30276] : m8.ub[123] => al.ub[246] ah.ub[18]
564 divb ax.uw[30276] : r8.ub[123] => al.ub[246] ah.ub[18]565 divb ax.uw[30276] : m8.ub[123] => al.ub[246] ah.ub[18]
356 divb, div_insn, 8, SUF_B, 0x06, 0, 0, 0, 0, 0, 0 keyword