221 #define A(a) (1 << CGEN_HW_##a)  macro
230   { "h-pc", HW_H_PC, CGEN_ASM_NONE, 0, { 0|A(PC), { { { (1<<MACH_BASE), 0 } } } } },
232 …{ "h-Rb", HW_H_RB, CGEN_ASM_KEYWORD, (PTR) & xstormy16_cgen_opval_gr_Rb_names, { 0|A(VIRTUAL), { {…
233 …{ "h-Rbj", HW_H_RBJ, CGEN_ASM_KEYWORD, (PTR) & xstormy16_cgen_opval_gr_Rb_names, { 0|A(VIRTUAL), {…
234   { "h-Rpsw", HW_H_RPSW, CGEN_ASM_NONE, 0, { 0|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } } } } },
235   { "h-z8", HW_H_Z8, CGEN_ASM_NONE, 0, { 0|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } } } } },
236   { "h-z16", HW_H_Z16, CGEN_ASM_NONE, 0, { 0|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } } } } },
237   { "h-cy", HW_H_CY, CGEN_ASM_NONE, 0, { 0|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } } } } },
238   { "h-hc", HW_H_HC, CGEN_ASM_NONE, 0, { 0|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } } } } },
239   { "h-ov", HW_H_OV, CGEN_ASM_NONE, 0, { 0|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } } } } },
240   { "h-pt", HW_H_PT, CGEN_ASM_NONE, 0, { 0|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } } } } },
241   { "h-s", HW_H_S, CGEN_ASM_NONE, 0, { 0|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } } } } },
247 #undef A
252 #define A(a) (1 << CGEN_IFLD_##a)  macro
283 …{ XSTORMY16_F_IMM16, "f-imm16", 0, 32, 16, 16, { 0|A(SIGN_OPT), { { { (1<<MACH_BASE), 0 } } } }  },
284   { XSTORMY16_F_LMEM8, "f-lmem8", 0, 32, 8, 8, { 0|A(ABS_ADDR), { { { (1<<MACH_BASE), 0 } } } }  },
285   { XSTORMY16_F_HMEM8, "f-hmem8", 0, 32, 8, 8, { 0|A(ABS_ADDR), { { { (1<<MACH_BASE), 0 } } } }  },
286 …{ XSTORMY16_F_REL8_2, "f-rel8-2", 0, 32, 8, 8, { 0|A(PCREL_ADDR), { { { (1<<MACH_BASE), 0 } } } } …
287 …{ XSTORMY16_F_REL8_4, "f-rel8-4", 0, 32, 8, 8, { 0|A(PCREL_ADDR), { { { (1<<MACH_BASE), 0 } } } } …
288 …{ XSTORMY16_F_REL12, "f-rel12", 0, 32, 20, 12, { 0|A(PCREL_ADDR), { { { (1<<MACH_BASE), 0 } } } } …
289 …{ XSTORMY16_F_REL12A, "f-rel12a", 0, 32, 4, 11, { 0|A(PCREL_ADDR), { { { (1<<MACH_BASE), 0 } } } }…
292 …{ XSTORMY16_F_ABS24, "f-abs24", 0, 0, 0, 0,{ 0|A(ABS_ADDR)|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } }…
296 #undef A
316 #define A(a) (1 << CGEN_OPERAND_##a)  macro
324     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
328     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
332     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
336     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
340     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
344     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
348     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
352     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
420     { 0|A(SIGN_OPT), { { { (1<<MACH_BASE), 0 } } } }  },
424     { 0|A(ABS_ADDR), { { { (1<<MACH_BASE), 0 } } } }  },
428     { 0|A(ABS_ADDR), { { { (1<<MACH_BASE), 0 } } } }  },
432     { 0|A(PCREL_ADDR), { { { (1<<MACH_BASE), 0 } } } }  },
436     { 0|A(PCREL_ADDR), { { { (1<<MACH_BASE), 0 } } } }  },
440     { 0|A(PCREL_ADDR), { { { (1<<MACH_BASE), 0 } } } }  },
444     { 0|A(PCREL_ADDR), { { { (1<<MACH_BASE), 0 } } } }  },
448     { 0|A(ABS_ADDR)|A(VIRTUAL), { { { (1<<MACH_BASE), 0 } } } }  },
452     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
456     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
460     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
464     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
468     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
472     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
476     { 0|A(SEM_ONLY), { { { (1<<MACH_BASE), 0 } } } }  },
483 #undef A
489 #define A(a) (1 << CGEN_INSN_##a)  macro
955     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
960     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
965     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
970     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
975     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
980     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
985     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
990     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
995     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1000     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1005     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1010     { 0|A(COND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1015     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1020     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1025     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1030     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1035     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1040     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1045     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1050     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1055     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1060     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1065     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1070     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1075     { 0|A(UNCOND_CTI), { { { (1<<MACH_BASE), 0 } } } }
1140 #undef A