Home
last modified time | relevance | path

Searched refs:SSE42 (Results 1 – 11 of 11) sorted by relevance

/external/llvm/test/CodeGen/X86/
Dvec_minmax_uint.ll4 …wn-unknown -mattr=+sse4.2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE42
53 ; SSE42-LABEL: max_gt_v2i64:
54 ; SSE42: # BB#0:
55 ; SSE42-NEXT: movdqa %xmm0, %xmm2
56 ; SSE42-NEXT: movdqa {{.*#+}} xmm0 = [9223372036854775808,9223372036854775808]
57 ; SSE42-NEXT: movdqa %xmm1, %xmm3
58 ; SSE42-NEXT: pxor %xmm0, %xmm3
59 ; SSE42-NEXT: pxor %xmm2, %xmm0
60 ; SSE42-NEXT: pcmpgtq %xmm3, %xmm0
61 ; SSE42-NEXT: blendvpd %xmm2, %xmm1
[all …]
Dvec_minmax_sint.ll4 …wn-unknown -mattr=+sse4.2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE42
53 ; SSE42-LABEL: max_gt_v2i64:
54 ; SSE42: # BB#0:
55 ; SSE42-NEXT: movdqa %xmm0, %xmm2
56 ; SSE42-NEXT: pcmpgtq %xmm1, %xmm0
57 ; SSE42-NEXT: blendvpd %xmm2, %xmm1
58 ; SSE42-NEXT: movapd %xmm1, %xmm0
59 ; SSE42-NEXT: retq
140 ; SSE42-LABEL: max_gt_v4i64:
141 ; SSE42: # BB#0:
[all …]
Dvec_cmp_uint-128.ll4 …wn-unknown -mattr=+sse4.2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE42
29 ; SSE42-LABEL: eq_v2i64:
30 ; SSE42: # BB#0:
31 ; SSE42-NEXT: pcmpeqq %xmm1, %xmm0
32 ; SSE42-NEXT: retq
129 ; SSE42-LABEL: ne_v2i64:
130 ; SSE42: # BB#0:
131 ; SSE42-NEXT: pcmpeqq %xmm1, %xmm0
132 ; SSE42-NEXT: pcmpeqd %xmm1, %xmm1
133 ; SSE42-NEXT: pxor %xmm1, %xmm0
[all …]
Dvec_compare-sse4.ll3 ; RUN: llc < %s -march=x86 -mattr=+sse4.2 | FileCheck %s -check-prefix=SSE42
6 ; SSE42-LABEL: test1:
7 ; SSE42: pcmpgtq
8 ; SSE42: ret
22 ; SSE42-LABEL: test2:
23 ; SSE42: pcmpeqq
24 ; SSE42: ret
Dvec_cmp_sint-128.ll4 …wn-unknown -mattr=+sse4.2 | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE42
29 ; SSE42-LABEL: eq_v2i64:
30 ; SSE42: # BB#0:
31 ; SSE42-NEXT: pcmpeqq %xmm1, %xmm0
32 ; SSE42-NEXT: retq
129 ; SSE42-LABEL: ne_v2i64:
130 ; SSE42: # BB#0:
131 ; SSE42-NEXT: pcmpeqq %xmm1, %xmm0
132 ; SSE42-NEXT: pcmpeqd %xmm1, %xmm1
133 ; SSE42-NEXT: pxor %xmm1, %xmm0
[all …]
/external/libchrome/base/
Dcpu.h27 SSE42, enumerator
Dcpu.cc287 if (has_sse42()) return SSE42; in GetIntelMicroArchitecture()
/external/llvm/lib/Target/X86/
DX86Subtarget.h50 NoSSE, SSE1, SSE2, SSE3, SSSE3, SSE41, SSE42, AVX, AVX2, AVX512F enumerator
345 bool hasSSE42() const { return X86SSELevel >= SSE42; } in hasSSE42()
DX86.td72 def FeatureSSE42 : SubtargetFeature<"sse4.2", "X86SSELevel", "SSE42",
/external/clang/lib/Basic/
DTargets.cpp2058 NoSSE, SSE1, SSE2, SSE3, SSSE3, SSE41, SSE42, AVX, AVX2, AVX512F enumerator
2778 case SSE42: in setSSELevel()
2810 case SSE42: in setSSELevel()
2900 setSSELevel(Features, SSE42, Enabled); in setFeatureEnabledImpl()
2944 setSSELevel(Features, SSE42, Enabled); in setFeatureEnabledImpl()
3030 .Case("+sse4.2", SSE42) in handleTargetFeatures()
3337 case SSE42: in getTargetDefines()
3360 case SSE42: in getTargetDefines()
3432 .Case("sse4.2", SSELevel >= SSE42) in hasFeature()
/external/eigen/cmake/
DEigenTesting.cmake406 set(${VAR} SSE42)