Lines Matching refs:Rx

1050 // memd(Rx++#s4:3)=Rtt
1051 // memd(Rx++#s4:3:circ(Mu))=Rtt
1052 // memd(Rx++I:circ(Mu))=Rtt
1053 // memd(Rx++Mu)=Rtt
1054 // memd(Rx++Mu:brev)=Rtt
1131 // mem[bhw](Rx++#s4:3)=#s8
1132 // if ([!]Pv[.new]) mem[bhw](Rx++#s4:3)=#s6
1208 // memb(Rx++#s4:0:circ(Mu))=Rt
1209 // memb(Rx++I:circ(Mu))=Rt
1210 // memb(Rx++Mu)=Rt
1211 // memb(Rx++Mu:brev)=Rt
1222 // memh(Rx++#s4:1:circ(Mu))=Rt.H
1223 // memh(Rx++#s4:1:circ(Mu))=Rt
1224 // memh(Rx++I:circ(Mu))=Rt.H
1225 // memh(Rx++I:circ(Mu))=Rt
1226 // memh(Rx++Mu)=Rt.H
1227 // memh(Rx++Mu)=Rt
1228 // memh(Rx++Mu:brev)=Rt.H
1229 // memh(Rx++Mu:brev)=Rt
1237 // if ([!]Pv[.new]) memh(Rx++#s4:1)=Rt.H
1243 // memw(Rx++#s4:2)=Rt
1244 // memw(Rx++#s4:2:circ(Mu))=Rt
1245 // memw(Rx++I:circ(Mu))=Rt
1246 // memw(Rx++Mu)=Rt
1247 // memw(Rx++Mu:brev)=Rt
1407 // mem[bhwd](Rx++#s4:[0123])=Nt.new
1440 // if([!]Pv[.new]) mem[bhwd](Rx++#s4:[0123])=Nt.new
1535 // memb(Rx++#s4:0:circ(Mu))=Nt.new
1536 // memb(Rx++I:circ(Mu))=Nt.new
1537 // memb(Rx++Mu:brev)=Nt.new
1538 // memh(Rx++#s4:1:circ(Mu))=Nt.new
1539 // memh(Rx++I:circ(Mu))=Nt.new
1540 // memh(Rx++Mu)=Nt.new
1541 // memh(Rx++Mu:brev)=Nt.new
1543 // memw(Rx++#s4:2:circ(Mu))=Nt.new
1544 // memw(Rx++I:circ(Mu))=Nt.new
1545 // memw(Rx++Mu)=Nt.new
1546 // memw(Rx++Mu:brev)=Nt.new
2095 // Compound or-and -- Rx=or(Ru,and(Rx,#s10))
2099   ALU64Inst<(outs IntRegs:$Rx),
2101   "$Rx = or($Ru, and($_src_, #$s10))" ,
2102   [(set (i32 IntRegs:$Rx),
2104   "$_src_ = $Rx", ALU64_tc_2_SLOT23> {
2105     bits<5> Rx;
2112     let Inst{20-16} = Rx;
2199 // Rx[&|]=xor(Rs,Rt)
2203 // Rx[&|^]=or(Rs,Rt)
2210 // Rx[&|^]=and(Rs,Rt)
2217 // Rx[&|^]=and(Rs,~Rt)
2244   : MInst_acc <(outs IntRegs:$Rx),
2246   "$Rx |= "#mnemonic#"($Rs, #$s10)",
2247   [(set (i32 IntRegs:$Rx), (or (i32 IntRegs:$src1),
2249   "$src1 = $Rx", ALU64_tc_2_SLOT23>, ImmRegRel {
2250     bits<5> Rx;
2261     let Inst{4-0}   = Rx;
2496 // Rx=add(Ru,mpyi(Rx,Rs))
2498 def M4_mpyrr_addr: MInst_acc <(outs IntRegs:$Rx),
2500   "$Rx = add($Ru, mpyi($_src_, $Rs))",
2501   [(set (i32 IntRegs:$Rx), (add (i32 IntRegs:$Ru),
2503   "$_src_ = $Rx", M_tc_3x_SLOT23>, ImmRegRel {
2504     bits<5> Rx;
2511     let Inst{12-8} = Rx;
2616 // Rx=add(#u8,asl(Rx,#U5))  Rx=add(#u8,lsr(Rx,#U5))
2617 // Rx=sub(#u8,asl(Rx,#U5))  Rx=sub(#u8,lsr(Rx,#U5))
2618 // Rx=and(#u8,asl(Rx,#U5))  Rx=and(#u8,lsr(Rx,#U5))
2619 // Rx=or(#u8,asl(Rx,#U5))   Rx=or(#u8,lsr(Rx,#U5))
2624   : MInst_acc<(outs IntRegs:$Rd), (ins u8Ext:$u8, IntRegs:$Rx, u5Imm:$U5),
2625       "$Rd = "#MnOp#"(#$u8, "#MnSh#"($Rx, #$U5))",
2627             (Op (Sh I32:$Rx, u5ImmPred:$U5), u32ImmPred:$u8))],
2628       "$Rd = $Rx", Itin> {
2632   bits<5> Rx;
3763 // Rx=mem[bhwd](##global)
3765 // if ([!]Pv[.new]) Rx=mem[bhwd](##global)