Lines Matching refs:REG

18 ; CHECK: vceqg [[REG:%v[0-9]+]], %v26, %v28
19 ; CHECK-NEXT: vno %v24, [[REG]], [[REG]]
39 ; CHECK: vchg [[REG:%v[0-9]+]], %v28, %v26
40 ; CHECK-NEXT: vno %v24, [[REG]], [[REG]]
50 ; CHECK: vchg [[REG:%v[0-9]+]], %v26, %v28
51 ; CHECK-NEXT: vno %v24, [[REG]], [[REG]]
81 ; CHECK: vchlg [[REG:%v[0-9]+]], %v28, %v26
82 ; CHECK-NEXT: vno %v24, [[REG]], [[REG]]
92 ; CHECK: vchlg [[REG:%v[0-9]+]], %v26, %v28
93 ; CHECK-NEXT: vno %v24, [[REG]], [[REG]]
114 ; CHECK: vceqg [[REG:%v[0-9]+]], %v24, %v26
115 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
126 ; CHECK: vceqg [[REG:%v[0-9]+]], %v24, %v26
127 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
138 ; CHECK: vchg [[REG:%v[0-9]+]], %v24, %v26
139 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
150 ; CHECK: vchg [[REG:%v[0-9]+]], %v26, %v24
151 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
162 ; CHECK: vchg [[REG:%v[0-9]+]], %v24, %v26
163 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
174 ; CHECK: vchg [[REG:%v[0-9]+]], %v26, %v24
175 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
186 ; CHECK: vchlg [[REG:%v[0-9]+]], %v24, %v26
187 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
198 ; CHECK: vchlg [[REG:%v[0-9]+]], %v26, %v24
199 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
210 ; CHECK: vchlg [[REG:%v[0-9]+]], %v24, %v26
211 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
222 ; CHECK: vchlg [[REG:%v[0-9]+]], %v26, %v24
223 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]