Lines Matching refs:v28

8 ; CHECK: vfcedb %v24, %v26, %v28
18 ; CHECK-DAG: vfchdb [[REG1:%v[0-9]+]], %v28, %v26
19 ; CHECK-DAG: vfchdb [[REG2:%v[0-9]+]], %v26, %v28
30 ; CHECK: vfchdb %v24, %v26, %v28
40 ; CHECK: vfchedb %v24, %v26, %v28
50 ; CHECK: vfchedb %v24, %v28, %v26
60 ; CHECK: vfchdb %v24, %v28, %v26
70 ; CHECK-DAG: vfchdb [[REG1:%v[0-9]+]], %v28, %v26
71 ; CHECK-DAG: vfchdb [[REG2:%v[0-9]+]], %v26, %v28
82 ; CHECK: vfcedb [[REG:%v[0-9]+]], %v26, %v28
93 ; CHECK: vfchedb [[REG:%v[0-9]+]], %v28, %v26
105 ; CHECK: vfchdb [[REG:%v[0-9]+]], %v28, %v26
117 ; CHECK: vfchdb [[REG:%v[0-9]+]], %v26, %v28
129 ; CHECK: vfchedb [[REG:%v[0-9]+]], %v26, %v28
141 ; CHECK-DAG: vfchdb [[REG1:%v[0-9]+]], %v28, %v26
142 ; CHECK-DAG: vfchedb [[REG2:%v[0-9]+]], %v26, %v28
154 ; CHECK-DAG: vfchdb [[REG1:%v[0-9]+]], %v28, %v26
155 ; CHECK-DAG: vfchedb [[REG2:%v[0-9]+]], %v26, %v28
168 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
182 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
194 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
206 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
218 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
230 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
244 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
256 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
268 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
280 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
292 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
304 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]
318 ; CHECK-NEXT: vsel %v24, %v28, %v30, [[REG]]
332 ; CHECK-NEXT: vsel %v24, %v30, %v28, [[REG]]