| /external/vixl/src/aarch32/ |
| D | assembler-aarch32.cc | 1370 Index_1(const NeonRegisterList& nreglist, DataType dt);
1373 Index_1::Index_1(const NeonRegisterList& nreglist, DataType dt) { in Index_1() argument
1376 if ((nreglist.GetTransferLane() & 7) != nreglist.GetTransferLane()) { in Index_1()
1379 uint32_t value = nreglist.GetTransferLane() << 1; in Index_1()
1380 if (!nreglist.IsSingleSpaced()) return; in Index_1()
1385 if ((nreglist.GetTransferLane() & 3) != nreglist.GetTransferLane()) { in Index_1()
1388 uint32_t value = nreglist.GetTransferLane() << 2; in Index_1()
1389 if (nreglist.IsDoubleSpaced()) value |= 2; in Index_1()
1394 if ((nreglist.GetTransferLane() & 1) != nreglist.GetTransferLane()) { in Index_1()
1397 uint32_t value = nreglist.GetTransferLane() << 3; in Index_1()
[all …]
|
| D | instructions-aarch32.cc | 177 std::ostream& operator<<(std::ostream& os, NeonRegisterList nreglist) { in operator <<() argument
178 DRegister first = nreglist.GetFirstDRegister(); in operator <<()
179 int increment = nreglist.IsSingleSpaced() ? 1 : 2; in operator <<()
181 nreglist.GetLastDRegister().GetCode() - first.GetCode() + increment; in operator <<()
192 if (nreglist.IsTransferOneLane()) { in operator <<()
193 os << "[" << nreglist.GetTransferLane() << "]"; in operator <<()
194 } else if (nreglist.IsTransferAllLanes()) { in operator <<()
|
| D | assembler-aarch32.h | 470 const NeonRegisterList& nreglist,
475 const NeonRegisterList& nreglist,
616 const NeonRegisterList& nreglist,
4463 const NeonRegisterList& nreglist,
4466 const NeonRegisterList& nreglist, in vld1() argument
4468 vld1(al, dt, nreglist, operand); in vld1()
4473 const NeonRegisterList& nreglist,
4476 const NeonRegisterList& nreglist, in vld2() argument
4478 vld2(al, dt, nreglist, operand); in vld2()
4483 const NeonRegisterList& nreglist,
[all …]
|
| D | macro-assembler-aarch32.h | 7164 const NeonRegisterList& nreglist, in Vld1() argument
7166 VIXL_ASSERT(!AliasesAvailableScratchRegister(nreglist)); in Vld1()
7172 vld1(cond, dt, nreglist, operand); in Vld1()
7175 const NeonRegisterList& nreglist, in Vld1() argument
7177 Vld1(al, dt, nreglist, operand); in Vld1()
7182 const NeonRegisterList& nreglist, in Vld2() argument
7184 VIXL_ASSERT(!AliasesAvailableScratchRegister(nreglist)); in Vld2()
7190 vld2(cond, dt, nreglist, operand); in Vld2()
7193 const NeonRegisterList& nreglist, in Vld2() argument
7195 Vld2(al, dt, nreglist, operand); in Vld2()
[all …]
|
| D | disasm-aarch32.h | 1727 const NeonRegisterList& nreglist,
1732 const NeonRegisterList& nreglist,
1737 const NeonRegisterList& nreglist,
1742 const NeonRegisterList& nreglist,
1747 const NeonRegisterList& nreglist,
2389 const NeonRegisterList& nreglist,
2394 const NeonRegisterList& nreglist,
2399 const NeonRegisterList& nreglist,
2404 const NeonRegisterList& nreglist,
2409 const NeonRegisterList& nreglist,
[all …]
|
| D | disasm-aarch32.cc | 4938 const NeonRegisterList& nreglist, in vld1() argument
4942 << nreglist << ", " << PrintAlignedMemOperand(kVld1Location, operand); in vld1()
4947 const NeonRegisterList& nreglist, in vld2() argument
4951 << nreglist << ", " << PrintAlignedMemOperand(kVld2Location, operand); in vld2()
4956 const NeonRegisterList& nreglist, in vld3() argument
4960 << nreglist << ", " << PrintAlignedMemOperand(kVld3Location, operand); in vld3()
4965 const NeonRegisterList& nreglist, in vld3() argument
4969 << nreglist << ", " << PrintMemOperand(kVld3Location, operand); in vld3()
4974 const NeonRegisterList& nreglist, in vld4() argument
4978 << nreglist << ", " << PrintAlignedMemOperand(kVld4Location, operand); in vld4()
[all …]
|