Home
last modified time | relevance | path

Searched refs:s_addc_u32 (Results 1 – 14 of 14) sorted by relevance

/external/llvm/test/CodeGen/AMDGPU/
Dglobal-variable-relocs.ll18 ; CHECK: s_addc_u32 s[[ADDR_HI:[0-9]+]], s[[PC_HI]], 0
32 ; CHECK: s_addc_u32 s[[ADDR_HI:[0-9]+]], s[[PC_HI]], 0
46 ; CHECK: s_addc_u32 s[[GOTADDR_HI:[0-9]+]], s[[PC_HI]], 0
49 ; CHECK: s_addc_u32 s[[GEP_HI:[0-9]+]], s[[ADDR_HI]], 0
63 ; CHECK: s_addc_u32 s[[GOTADDR_HI:[0-9]+]], s[[PC_HI]], 0
66 ; CHECK: s_addc_u32 s[[GEP_HI:[0-9]+]], s[[ADDR_HI]], 0
80 ; CHECK: s_addc_u32 s[[GOTADDR_HI:[0-9]+]], s[[PC_HI]], 0
83 ; CHECK: s_addc_u32 s[[GEP_HI:[0-9]+]], s[[ADDR_HI]], 0
97 ; CHECK: s_addc_u32 s[[GOTADDR_HI:[0-9]+]], s[[PC_HI]], 0
100 ; CHECK: s_addc_u32 s[[GEP_HI:[0-9]+]], s[[ADDR_HI]], 0
[all …]
Dglobal-constant.ll10 ; GCN: s_addc_u32 s{{[0-9]+}}, s[[PC0_HI]], 0
13 ; GCN: s_addc_u32 s{{[0-9]+}}, s[[PC1_HI]], 0
Dadd_i64.ll47 ; SI: s_addc_u32
49 ; SI: s_addc_u32
Dsplit-scalar-i64-add.ll25 ; SI: s_addc_u32 {{s[0-9]+}}, 0xf423f, 0
50 ; SI: s_addc_u32 {{s[0-9]+}}, 0x1869f, {{s[0-9]+}}
Dadd.ll124 ; SI: s_addc_u32
164 ; SI: s_addc_u32
Duaddo.ll57 ; SI: s_addc_u32
Dtrunc.ll38 ; SI: s_addc_u32
Doperand-folding.ll44 ; CHECK-DAG: s_addc_u32 [[HI:s[0-9]+]], s{{[0-9]+}}, 0
Dsra.ll207 ; GCN: s_addc_u32 s{{[0-9]+}}, s[[SHIFT]], s{{[0-9]+}}
234 ; GCN: s_addc_u32 {{s[0-9]+}}, s[[SHIFT]], {{s[0-9]+}}
Dcgp-addressing-modes.ll327 ; GCN: s_addc_u32 s{{[0-9]+}}, s{{[0-9]+}}, 3{{$}}
358 ; GCN: s_addc_u32
Dand.ll347 ; SI-NEXT: s_addc_u32
/external/llvm/test/MC/AMDGPU/
Dexpressions.s29 s_addc_u32 s1, s1, 0 label
Dsop2.s19 s_addc_u32 s1, s2, s3 label
/external/llvm/lib/Target/AMDGPU/
DSIInstructions.td210 defm S_ADDC_U32 : SOP2_32 <sop2<0x04>, "s_addc_u32",