Home
last modified time | relevance | path

Searched refs:d11 (Results 1 – 25 of 247) sorted by relevance

12345678910

/external/llvm/test/MC/ARM/
Dvpush-vpop.s6 vpush {d8, d9, d10, d11, d12}
8 vpop {d8, d9, d10, d11, d12}
11 vpush.s8 {d8, d9, d10, d11, d12}
13 vpop.f32 {d8, d9, d10, d11, d12}
16 @ CHECK-THUMB: vpush {d8, d9, d10, d11, d12} @ encoding: [0x2d,0xed,0x0a,0x8b]
18 @ CHECK-THUMB: vpop {d8, d9, d10, d11, d12} @ encoding: [0xbd,0xec,0x0a,0x8b]
21 @ CHECK-ARM: vpush {d8, d9, d10, d11, d12} @ encoding: [0x0a,0x8b,0x2d,0xed]
23 @ CHECK-ARM: vpop {d8, d9, d10, d11, d12} @ encoding: [0x0a,0x8b,0xbd,0xec]
26 @ CHECK-THUMB: vpush {d8, d9, d10, d11, d12} @ encoding: [0x2d,0xed,0x0a,0x8b]
28 @ CHECK-THUMB: vpop {d8, d9, d10, d11, d12} @ encoding: [0xbd,0xec,0x0a,0x8b]
[all …]
Dneont2-pairwise-encoding.s4 vpadd.i8 d1, d5, d11
9 @ CHECK: vpadd.i8 d1, d5, d11 @ encoding: [0x05,0xef,0x1b,0x1b]
16 vpaddl.s16 d8, d11
29 @ CHECK: vpaddl.s16 d8, d11 @ encoding: [0xb4,0xff,0x0b,0x82]
47 vpadal.u32 d11, d7
60 @ CHECK: vpadal.u32 d11, d7 @ encoding: [0xb8,0xff,0x87,0xb6]
70 vpmin.s16 d17, d28, d11
78 @ CHECK: vpmin.s16 d17, d28, d11 @ encoding: [0x5c,0xef,0x9b,0x1a]
92 vpmax.f32 d9, d26, d11
100 @ CHECK: vpmax.f32 d9, d26, d11 @ encoding: [0x0a,0xff,0x8b,0x9f]
Dneont2-minmax-encoding.s8 vmax.u8 d10, d11, d12
16 vmax.u8 d11, d12
40 @ CHECK: vmax.u8 d10, d11, d12 @ encoding: [0x0b,0xff,0x0c,0xa6]
47 @ CHECK: vmax.u8 d11, d11, d12 @ encoding: [0x0b,0xff,0x0c,0xb6]
70 vmin.u8 d10, d11, d12
78 vmin.u8 d11, d12
102 @ CHECK: vmin.u8 d10, d11, d12 @ encoding: [0x0b,0xff,0x1c,0xa6]
109 @ CHECK: vmin.u8 d11, d11, d12 @ encoding: [0x0b,0xff,0x1c,0xb6]
Dneon-minmax-encoding.s6 vmax.u8 d10, d11, d12
14 vmax.u8 d11, d12
38 @ CHECK: vmax.u8 d10, d11, d12 @ encoding: [0x0c,0xa6,0x0b,0xf3]
45 @ CHECK: vmax.u8 d11, d11, d12 @ encoding: [0x0c,0xb6,0x0b,0xf3]
68 vmin.u8 d10, d11, d12
76 vmin.u8 d11, d12
100 @ CHECK: vmin.u8 d10, d11, d12 @ encoding: [0x1c,0xa6,0x0b,0xf3]
107 @ CHECK: vmin.u8 d11, d11, d12 @ encoding: [0x1c,0xb6,0x0b,0xf3]
Deh-directive-integrated-test.s40 .vsave {d8, d9, d10, d11, d12}
41 vpush {d8, d9, d10, d11, d12}
45 vpop {d8, d9, d10, d11, d12}
74 .vsave {d8, d9, d10, d11, d12}
75 vpush {d8, d9, d10, d11, d12}
79 vpop {d8, d9, d10, d11, d12}
Dneon-mul-accum-encoding.s41 vqdmlal.s16 q11, d11, d7[0]
42 vqdmlal.s16 q11, d11, d7[1]
43 vqdmlal.s16 q11, d11, d7[2]
44 vqdmlal.s16 q11, d11, d7[3]
48 @ CHECK: vqdmlal.s16 q11, d11, d7[0] @ encoding: [0x47,0x63,0xdb,0xf2]
49 @ CHECK: vqdmlal.s16 q11, d11, d7[1] @ encoding: [0x4f,0x63,0xdb,0xf2]
50 @ CHECK: vqdmlal.s16 q11, d11, d7[2] @ encoding: [0x67,0x63,0xdb,0xf2]
51 @ CHECK: vqdmlal.s16 q11, d11, d7[3] @ encoding: [0x6f,0x63,0xdb,0xf2]
/external/libhevc/common/arm/
Dihevc_itrans_recon_32x32.s214 vld1.16 d11,[r0],r6
232 vmlal.s16 q10,d11,d0[2]
236 vmlal.s16 q11,d11,d1[2]
239 vmlal.s16 q8,d11,d2[2]
242 vmlal.s16 q9,d11,d3[2]
283 vld1.16 d11,[r0],r6
302 vmlal.s16 q10,d11,d2[2]
306 vmlal.s16 q11,d11,d7[2]
309 vmlsl.s16 q8,d11,d3[2]
312 vmlsl.s16 q9,d11,d1[2]
[all …]
Dihevc_itrans_recon_16x16.s224 vld1.16 d11,[r9],r6
239 @d11=r2
259 vmlal.s16 q6,d11,d0[2]
261 vmlal.s16 q7,d11,d1[2]
263 vmlal.s16 q8,d11,d2[2]
265 vmlal.s16 q9,d11,d3[2]
307 vld1.16 d11,[r9],r6
346 vmlal.s16 q6,d11,d2[2]
354 vmlsl.s16 q7,d11,d0[2]
360 vmlal.s16 q8,d11,d3[2]
[all …]
Dihevc_intra_pred_luma_vert.s221 vmov.i64 d11, d17
235 vst1.8 {d10,d11}, [r5], r3
254 @vmov.i64 d11, d17
270 vst1.8 {d10,d11}, [r5], r3
300 vst1.8 {d10,d11}, [r5], r3
314 vmov.i64 d11, #0x00000000000000ff
371 vbsl d11, d24, d16
373 vst1.8 d11, [r2], r3
376 vmov.i64 d11, #0x00000000000000ff
393 vbsl d11, d24, d16
[all …]
/external/llvm/test/CodeGen/ARM/
Dcfi-alignment.ll3 ; Since d11 doesn't get pushed with the aligned registers, its frameindex
10 ; CHECK: vpush {d11}
12 ; CHECK: .cfi_offset d11, -16
15 call void asm sideeffect "", "~{d8},~{d9},~{d11}"()
26 ; CHECK: vpush {d11}
28 ; CHECK: .cfi_offset d11, -32
31 call void asm sideeffect "", "~{d8},~{d9},~{d11}"()
Dvfp-regs-dwarf.ll5 ; asm("" ::: "d8", "d9", "d11", "d13");
16 ; CHECK: vpush {d11}
20 ; CHECK: .cfi_offset {{267|d11}}, -16
25 ; CHECK: vpop {d11}
27 call void asm sideeffect "", "~{d8},~{d9},~{d11},~{d13}"() #1
/external/swiftshader/third_party/LLVM/test/MC/ARM/
Dvpush-vpop.s6 vpush {d8, d9, d10, d11, d12}
8 vpop {d8, d9, d10, d11, d12}
11 @ CHECK-THUMB: vpush {d8, d9, d10, d11, d12} @ encoding: [0x2d,0xed,0x0a,0x8b]
13 @ CHECK-THUMB: vpop {d8, d9, d10, d11, d12} @ encoding: [0xbd,0xec,0x0a,0x8b]
16 @ CHECK-ARM: vpush {d8, d9, d10, d11, d12} @ encoding: [0x0a,0x8b,0x2d,0xed]
18 @ CHECK-ARM: vpop {d8, d9, d10, d11, d12} @ encoding: [0x0a,0x8b,0xbd,0xec]
Dneont2-pairwise-encoding.s4 vpadd.i8 d1, d5, d11
9 @ CHECK: vpadd.i8 d1, d5, d11 @ encoding: [0x05,0xef,0x1b,0x1b]
16 vpaddl.s16 d8, d11
29 @ CHECK: vpaddl.s16 d8, d11 @ encoding: [0xb4,0xff,0x0b,0x82]
47 vpadal.u32 d11, d7
60 @ CHECK: vpadal.u32 d11, d7 @ encoding: [0xb8,0xff,0x87,0xb6]
70 vpmin.s16 d17, d28, d11
78 @ CHECK: vpmin.s16 d17, d28, d11 @ encoding: [0x5c,0xef,0x9b,0x1a]
92 vpmax.f32 d9, d26, d11
100 @ CHECK: vpmax.f32 d9, d26, d11 @ encoding: [0x0a,0xff,0x8b,0x9f]
/external/valgrind/none/tests/arm/
Dneon64.c664 TESTINSN_imm("vmvn.i32 d11", d11, 0x7FF); in main()
701 TESTINSN_un("vmov d10, d11", d10, d11, i16, 7); in main()
715 TESTINSN_bin("vadd.i32 d10, d11, d12", d10, d11, i32, 24, d12, i32, 120); in main()
729 TESTINSN_bin("vsub.i32 d10, d11, d12", d10, d11, i32, 24, d12, i32, 120); in main()
736 TESTINSN_bin("vand d10, d11, d12", d10, d11, i8, 0xfe, d12, i8, 0xed); in main()
743 TESTINSN_bin("vbic d10, d11, d12", d10, d11, i8, 0xfe, d12, i8, 0xed); in main()
764 TESTINSN_bin("veor d10, d11, d12", d10, d11, i8, 0xfe, d12, i8, 0xed); in main()
775 TESTINSN_bin("vbsl d10, d11, d12", d10, d11, i8, 0xfe, d12, i8, 0xed); in main()
786 TESTINSN_bin("vbit d10, d11, d12", d10, d11, i8, 0xfe, d12, i8, 0xed); in main()
797 TESTINSN_bin("vbif d10, d11, d12", d10, d11, i8, 0xfe, d12, i8, 0xed); in main()
[all …]
/external/libvpx/libvpx/vp8/common/arm/neon/
Dshortidct4x4llm_neon.c28 int16x4_t d2, d3, d4, d5, d10, d11, d12, d13; in vp8_short_idct4x4llm_neon() local
54 d11 = vqadd_s16(vget_high_s16(q3s16), vget_low_s16(q4s16)); // d1 in vp8_short_idct4x4llm_neon()
56 d2 = vqadd_s16(d12, d11); in vp8_short_idct4x4llm_neon()
59 d5 = vqsub_s16(d12, d11); in vp8_short_idct4x4llm_neon()
83 d11 = vqadd_s16(vget_high_s16(q3s16), vget_low_s16(q4s16)); // d1 in vp8_short_idct4x4llm_neon()
85 d2 = vqadd_s16(d12, d11); in vp8_short_idct4x4llm_neon()
88 d5 = vqsub_s16(d12, d11); in vp8_short_idct4x4llm_neon()
Ddequant_idct_neon.c26 int16x4_t d2, d3, d4, d5, d10, d11, d12, d13; in vp8_dequant_idct_add_neon() local
74 d11 = vqadd_s16(vget_high_s16(q3), vget_low_s16(q4)); in vp8_dequant_idct_add_neon()
76 d2 = vqadd_s16(d12, d11); in vp8_dequant_idct_add_neon()
79 d5 = vqsub_s16(d12, d11); in vp8_dequant_idct_add_neon()
102 d11 = vqadd_s16(vget_high_s16(q3), vget_low_s16(q4)); in vp8_dequant_idct_add_neon()
104 d2 = vqadd_s16(d12, d11); in vp8_dequant_idct_add_neon()
107 d5 = vqsub_s16(d12, d11); in vp8_dequant_idct_add_neon()
/external/vixl/examples/aarch32/
Dpi.cc48 __ Vmov(I64, d11, 0); // d11 = 0.0; in GenerateApproximatePi()
61 __ Vadd(F64, d11, d11, d7); in GenerateApproximatePi()
75 __ Vadd(F64, d11, d11, d13); in GenerateApproximatePi()
76 __ Vsub(F64, d10, d10, d11); in GenerateApproximatePi()
/external/capstone/suite/MC/ARM/
Dvpush-vpop.s.cs2 0x0a,0x8b,0x2d,0xed = vpush {d8, d9, d10, d11, d12}
4 0x0a,0x8b,0xbd,0xec = vpop {d8, d9, d10, d11, d12}
6 0x0a,0x8b,0x2d,0xed = vpush {d8, d9, d10, d11, d12}
8 0x0a,0x8b,0xbd,0xec = vpop {d8, d9, d10, d11, d12}
Dvpush-vpop-thumb.s.cs2 0x2d,0xed,0x0a,0x8b = vpush {d8, d9, d10, d11, d12}
4 0xbd,0xec,0x0a,0x8b = vpop {d8, d9, d10, d11, d12}
6 0x2d,0xed,0x0a,0x8b = vpush {d8, d9, d10, d11, d12}
8 0xbd,0xec,0x0a,0x8b = vpop {d8, d9, d10, d11, d12}
Dneont2-pairwise-encoding.s.cs2 0x05,0xef,0x1b,0x1b = vpadd.i8 d1, d5, d11
7 0xb4,0xff,0x0b,0x82 = vpaddl.s16 d8, d11
23 0xb8,0xff,0x87,0xb6 = vpadal.u32 d11, d7
31 0x5c,0xef,0x9b,0x1a = vpmin.s16 d17, d28, d11
43 0x0a,0xff,0x8b,0x9f = vpmax.f32 d9, d26, d11
Dneon-minmax-encoding.s.cs5 0x0c,0xa6,0x0b,0xf3 = vmax.u8 d10, d11, d12
12 0x0c,0xb6,0x0b,0xf3 = vmax.u8 d11, d11, d12
33 0x1c,0xa6,0x0b,0xf3 = vmin.u8 d10, d11, d12
40 0x1c,0xb6,0x0b,0xf3 = vmin.u8 d11, d11, d12
Dneont2-minmax-encoding.s.cs5 0x0b,0xff,0x0c,0xa6 = vmax.u8 d10, d11, d12
12 0x0b,0xff,0x0c,0xb6 = vmax.u8 d11, d11, d12
33 0x0b,0xff,0x1c,0xa6 = vmin.u8 d10, d11, d12
40 0x0b,0xff,0x1c,0xb6 = vmin.u8 d11, d11, d12
/external/vixl/test/aarch32/
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-a32.cc115 {{F32, d6, d13, d11}, false, al, "F32 d6 d13 d11", "F32_d6_d13_d11"},
133 {{F32, d14, d24, d11}, false, al, "F32 d14 d24 d11", "F32_d14_d24_d11"},
135 {{F32, d20, d16, d11}, false, al, "F32 d20 d16 d11", "F32_d20_d16_d11"},
137 {{F32, d0, d11, d1}, false, al, "F32 d0 d11 d1", "F32_d0_d11_d1"},
157 {{F32, d18, d11, d8}, false, al, "F32 d18 d11 d8", "F32_d18_d11_d8"},
167 {{F32, d18, d28, d11}, false, al, "F32 d18 d28 d11", "F32_d18_d28_d11"},
182 {{F32, d11, d26, d6}, false, al, "F32 d11 d26 d6", "F32_d11_d26_d6"},
189 {{F32, d13, d26, d11}, false, al, "F32 d13 d26 d11", "F32_d13_d26_d11"},
191 {{F32, d11, d7, d10}, false, al, "F32 d11 d7 d10", "F32_d11_d7_d10"},
193 {{F32, d9, d19, d11}, false, al, "F32 d9 d19 d11", "F32_d9_d19_d11"},
[all …]
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-t32.cc115 {{F32, d6, d13, d11}, false, al, "F32 d6 d13 d11", "F32_d6_d13_d11"},
133 {{F32, d14, d24, d11}, false, al, "F32 d14 d24 d11", "F32_d14_d24_d11"},
135 {{F32, d20, d16, d11}, false, al, "F32 d20 d16 d11", "F32_d20_d16_d11"},
137 {{F32, d0, d11, d1}, false, al, "F32 d0 d11 d1", "F32_d0_d11_d1"},
157 {{F32, d18, d11, d8}, false, al, "F32 d18 d11 d8", "F32_d18_d11_d8"},
167 {{F32, d18, d28, d11}, false, al, "F32 d18 d28 d11", "F32_d18_d28_d11"},
182 {{F32, d11, d26, d6}, false, al, "F32 d11 d26 d6", "F32_d11_d26_d6"},
189 {{F32, d13, d26, d11}, false, al, "F32 d13 d26 d11", "F32_d13_d26_d11"},
191 {{F32, d11, d7, d10}, false, al, "F32 d11 d7 d10", "F32_d11_d7_d10"},
193 {{F32, d9, d19, d11}, false, al, "F32 d9 d19 d11", "F32_d9_d19_d11"},
[all …]
/external/llvm/test/CodeGen/AArch64/
Darm64-register-pairing.ll10 ; CHECK: stp d11, d10, [sp, #32]
24 ; CHECK: ldp d11, d10, [sp, #32]
48 ; CHECK: stp d11, d10, [sp, #32]
62 ; CHECK: ldp d11, d10, [sp, #32]
68 ; CHECK-NOTMACHO: stp d11, d9, [sp, #16]
76 ; CHECK-NOTMACHO: ldp d11, d9, [sp, #16]
78 …call void asm sideeffect "mov x0, #42", "~{x0},~{x20},~{x22},~{x24},~{x26},~{x28},~{d9},~{d11},~{d…

12345678910