Lines Matching refs:SET_REG_BIT
35 #define SET_REG_BIT(reg, bit) do { (reg |= (1 << (bit))); } while (0) macro
66 SET_REG_BIT(PNX833X_PIO_DIR, pin); in pnx833x_gpio_select_output()
68 SET_REG_BIT(PNX833X_PIO_DIR2, pin & 31); in pnx833x_gpio_select_output()
82 SET_REG_BIT(PNX833X_PIO_SEL, pin); in pnx833x_gpio_select_function_alt()
84 SET_REG_BIT(PNX833X_PIO_SEL2, pin & 31); in pnx833x_gpio_select_function_alt()
101 SET_REG_BIT(PNX833X_PIO_OUT, pin); in pnx833x_gpio_write()
106 SET_REG_BIT(PNX833X_PIO_OUT2, pin & 31); in pnx833x_gpio_write()
125 SET_REG_BIT(PNX833X_PIO_INT_LO, pin); in pnx833x_gpio_setup_irq()
129 SET_REG_BIT(PNX833X_PIO_INT_HI, pin); in pnx833x_gpio_setup_irq()
133 SET_REG_BIT(PNX833X_PIO_INT_EDGE, pin); in pnx833x_gpio_setup_irq()
134 SET_REG_BIT(PNX833X_PIO_INT_HI, pin); in pnx833x_gpio_setup_irq()
138 SET_REG_BIT(PNX833X_PIO_INT_EDGE, pin); in pnx833x_gpio_setup_irq()
140 SET_REG_BIT(PNX833X_PIO_INT_LO, pin); in pnx833x_gpio_setup_irq()
143 SET_REG_BIT(PNX833X_PIO_INT_EDGE, pin); in pnx833x_gpio_setup_irq()
144 SET_REG_BIT(PNX833X_PIO_INT_HI, pin); in pnx833x_gpio_setup_irq()
145 SET_REG_BIT(PNX833X_PIO_INT_LO, pin); in pnx833x_gpio_setup_irq()
158 SET_REG_BIT(PNX833X_PIO_INT_ENABLE, pin); in pnx833x_gpio_enable_irq()
168 SET_REG_BIT(PNX833X_PIO_INT_CLEAR, pin); in pnx833x_gpio_clear_irq()