Lines Matching refs:mtspr
71 mtspr SPRN_L2CR2,r3
90 mtspr SPRN_HID0,r8 /* enable and invalidate caches */
92 mtspr SPRN_HID0,r11 /* enable caches */
105 mtspr SPRN_HID0,r8 /* flush branch target address cache */
107 mtspr SPRN_HID0,r11
148 mtspr SPRN_MSSSR0,r11
172 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
174 mtspr SPRN_HID0,r11
250 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
252 mtspr SPRN_HID0,r11
264 mtspr SPRN_MSSCR0,r3
391 mtspr SPRN_HID0,r3
418 mtspr SPRN_MSSCR0,r4
423 mtspr SPRN_MSSSR0,r4
429 mtspr SPRN_L2CR2,r4
434 mtspr SPRN_HID1,r4
439 mtspr SPRN_ICTRL,r4
444 mtspr SPRN_LDSTCR,r4
449 mtspr SPRN_LDSTDB,r4
464 mtspr SPRN_HID2,r4
469 mtspr SPRN_HID1,r5
477 mtspr SPRN_HID1,r4