Lines Matching refs:mtspr
78 mtspr SPRN_SRR1,r0
81 mtspr SPRN_SRR0,r0
112 mtspr SPRN_SPRG0,r10; /* save two registers to work with */\
113 mtspr SPRN_SPRG1,r11; \
114 mtspr SPRN_SPRG2,r1; \
267 mtspr SPRN_SPRG0, r10 /* Save some working registers */
268 mtspr SPRN_SPRG1, r11
277 mtspr SPRN_SPRG4, r12
278 mtspr SPRN_SPRG5, r9
281 mtspr SPRN_SPRG7, r11
282 mtspr SPRN_SPRG6, r12
304 mtspr SPRN_PID, r9 /* TLB will have 0 TID */
352 mtspr SPRN_PID, r12
359 mtspr SPRN_PID, r12
377 mtspr SPRN_PID, r12
384 mtspr SPRN_PID, r12
440 mtspr SPRN_TSR,r0 /* Clear the PIT exception */
468 mtspr SPRN_SPRG0, r10 /* Save some working registers */
469 mtspr SPRN_SPRG1, r11
478 mtspr SPRN_SPRG4, r12
479 mtspr SPRN_SPRG5, r9
482 mtspr SPRN_SPRG7, r11
483 mtspr SPRN_SPRG6, r12
496 mtspr SPRN_PID, r9 /* TLB will have 0 TID */
547 mtspr SPRN_PID, r12
554 mtspr SPRN_PID, r12
568 mtspr SPRN_SPRG0, r10 /* Save some working registers */
569 mtspr SPRN_SPRG1, r11
578 mtspr SPRN_SPRG4, r12
579 mtspr SPRN_SPRG5, r9
582 mtspr SPRN_SPRG7, r11
583 mtspr SPRN_SPRG6, r12
596 mtspr SPRN_PID, r9 /* TLB will have 0 TID */
647 mtspr SPRN_PID, r12
654 mtspr SPRN_PID, r12
722 mtspr SPRN_DBSR,r10
728 mtspr SPRN_SRR2,r12
729 mtspr SPRN_SRR3,r9
800 mtspr SPRN_PID, r12
807 mtspr SPRN_PID, r12
837 mtspr SPRN_SPRG3,r4
868 mtspr SPRN_SRR0,r4
869 mtspr SPRN_SRR1,r3
894 mtspr SPRN_SRR0,r3
895 mtspr SPRN_SRR1,r4
922 mtspr SPRN_PID,r0
966 mtspr SPRN_EVPR,r0
973 mtspr SPRN_DBCR0,r13
986 mtspr SPRN_PID,r3