Lines Matching refs:mtspr
63 mtspr SPRN_HID0,r4 /* Disable DPM */
91 mtspr SPRN_HID0,r3
97 mtspr SPRN_HID0,r3
99 mtspr SPRN_HID0,r3
109 1: mtspr SPRN_L2CR,r3
143 1: mtspr SPRN_L2CR,r5
155 mtspr SPRN_L2CR,r4
167 mtspr SPRN_L2CR,r4
173 mtspr SPRN_HID0,r0
181 mtspr SPRN_HID0,r0
209 mtspr SPRN_MSSCR0,r0
255 mtspr SPRN_LDSTCR,r6
269 mtspr SPRN_LDSTCR,r6
281 1: mtspr SPRN_L2CR,r0 /* lock the L2 cache */
293 mtspr SPRN_L2CR,r0 /* set the hardware flush bit */
302 1: mtspr SPRN_L2CR,r3 /* disable the L2 cache */
313 mtspr SPRN_L2CR,r4
329 mtspr SPRN_L3CR,r0 /* lock the L3 cache */
334 mtspr SPRN_L3CR,r0 /* set the hardware flush bit */
340 mtspr SPRN_L3CR,r3 /* disable the L3 cache */
343 mtspr SPRN_L3CR,r4
352 mtspr SPRN_HID0,r0