Lines Matching refs:u64

69 static inline u64 dmar_readq(void __iomem *addr)  in dmar_readq()
74 	return (((u64) hi) << 32) + lo;  in dmar_readq()
77 static inline void dmar_writeq(void __iomem *addr, u64 val)  in dmar_writeq()
130 #define DMA_TLB_GLOBAL_FLUSH (((u64)1) << 60)
131 #define DMA_TLB_DSI_FLUSH (((u64)2) << 60)
132 #define DMA_TLB_PSI_FLUSH (((u64)3) << 60)
135 #define DMA_TLB_READ_DRAIN (((u64)1) << 49)
136 #define DMA_TLB_WRITE_DRAIN (((u64)1) << 48)
137 #define DMA_TLB_DID(id)	(((u64)((id) & 0xffff)) << 32)
138 #define DMA_TLB_IVT (((u64)1) << 63)
139 #define DMA_TLB_IH_NONLEAF (((u64)1) << 6)
144 #define DMA_ID_TLB_GLOBAL_FLUSH	(((u64)1) << 3)
145 #define DMA_ID_TLB_DSI_FLUSH	(((u64)2) << 3)
146 #define DMA_ID_TLB_PSI_FLUSH	(((u64)3) << 3)
147 #define DMA_ID_TLB_READ_DRAIN	(((u64)1) << 7)
148 #define DMA_ID_TLB_WRITE_DRAIN	(((u64)1) << 6)
149 #define DMA_ID_TLB_DID(id)	(((u64)((id & 0xffff) << 16)))
150 #define DMA_ID_TLB_IH_NONLEAF	(((u64)1) << 6)
179 #define DMA_CCMD_ICC (((u64)1) << 63)
180 #define DMA_CCMD_GLOBAL_INVL (((u64)1) << 61)
181 #define DMA_CCMD_DOMAIN_INVL (((u64)2) << 61)
182 #define DMA_CCMD_DEVICE_INVL (((u64)3) << 61)
183 #define DMA_CCMD_FM(m) (((u64)((m) & 0x3)) << 32)
188 #define DMA_CCMD_SID(s) (((u64)((s) & 0xffff)) << 16)
189 #define DMA_CCMD_DID(d) ((u64)((d) & 0xffff))
206 #define dma_frcd_page_addr(d) (d & (((u64)-1) << PAGE_SHIFT))
235 #define QI_IEC_SELECTIVE	(((u64)1) << 4)
236 #define QI_IEC_IIDEX(idx)	(((u64)(idx & 0xffff) << 32))
237 #define QI_IEC_IM(m)		(((u64)(m & 0x1f) << 27))
239 #define QI_IWD_STATUS_DATA(d)	(((u64)d) << 32)
240 #define QI_IWD_STATUS_WRITE	(((u64)1) << 5)
242 #define QI_IOTLB_DID(did) 	(((u64)did) << 16)
243 #define QI_IOTLB_DR(dr) 	(((u64)dr) << 7)
244 #define QI_IOTLB_DW(dw) 	(((u64)dw) << 6)
245 #define QI_IOTLB_GRAN(gran) 	(((u64)gran) >> (DMA_TLB_FLUSH_GRANU_OFFSET-4))
246 #define QI_IOTLB_ADDR(addr)	(((u64)addr) & VTD_PAGE_MASK)
247 #define QI_IOTLB_IH(ih)		(((u64)ih) << 6)
250 #define QI_CC_FM(fm)		(((u64)fm) << 48)
251 #define QI_CC_SID(sid)		(((u64)sid) << 32)
252 #define QI_CC_DID(did)		(((u64)did) << 16)
253 #define QI_CC_GRAN(gran)	(((u64)gran) >> (DMA_CCMD_INVL_GRANU_OFFSET-4))
256 	u64 low, high;
282 		u64 type, int non_present_entry_flush);
283 	int (*flush_iotlb)(struct intel_iommu *iommu, u16 did, u64 addr,
284 		unsigned int size_order, u64 type, int non_present_entry_flush);
289 	u64		cap;
290 	u64		ecap;
327 			        u8 fm, u64 type, int non_present_entry_flush);
328 extern int qi_flush_iotlb(struct intel_iommu *iommu, u16 did, u64 addr,
329 			  unsigned int size_order, u64 type,