Home
last modified time | relevance | path

Searched refs:TMU2 (Results 1 – 13 of 13) sorted by relevance

/arch/sh/kernel/cpu/sh3/
Dsetup-sh7720.c153 TMU0, TMU1, TMU2, RTC_ATI, RTC_PRI, RTC_CUI, enumerator
171 INTC_VECT(TMU2, 0x440), INTC_VECT(RTC_ATI, 0x480),
199 INTC_GROUP(TMU, TMU0, TMU1, TMU2),
210 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7705.c36 RTC, TMU2, DMAC, USB, SCIF2, SCIF0, enumerator
62 INTC_GROUP(TMU2, TMU2_TUNI, TMU2_TICPI),
70 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh770x.c39 RTC, REF, TMU2, DMAC, SCI, SCIF2, SCIF0, enumerator
76 INTC_GROUP(TMU2, TMU2_TUNI, TMU2_TICPI),
85 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7710.c31 TMU0, TMU1, TMU2, enumerator
59 INTC_VECT(TMU2, 0x440),
77 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/arch/sh/kernel/cpu/sh4a/
Dsetup-sh7366.c212 TMU0, TMU1, TMU2, enumerator
247 INTC_VECT(TMU2, 0x440),
272 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
293 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7343.c223 TMU0, TMU1, TMU2, enumerator
262 INTC_VECT(TMU2, 0x440),
288 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
309 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7722.c258 TMU0, TMU1, TMU2, enumerator
294 INTC_VECT(TMU2, 0x440), INTC_VECT(IRDA, 0x480),
321 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
342 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
Dsetup-sh7780.c95 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
123 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
156 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
181 TMU2, TMU2_TICPI } },
Dsetup-shx3.c72 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator
103 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU3, 0x460),
177 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, } },
197 TMU3, TMU2, TMU1, TMU0 } },
Dsetup-sh7785.c95 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
126 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
165 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
206 TMU2, TMU2_TICPI } },
Dsetup-sh7763.c152 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
184 INTC_VECT(TMU1, 0x5a0), INTC_VECT(TMU2, 0x5c0),
224 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
255 TMU2, TMU2_TICPI } },
/arch/sh/kernel/cpu/sh4/
Dsetup-sh7750.c104 DMAC, PCIC1, TMU2, RTC, SCI1, SCIF, REF, enumerator
122 INTC_GROUP(TMU2, TMU2_TUNI, TMU2_TICPI),
130 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7760.c44 DMAC, DMABRG, SCIF0, SCIF1, SCIF2, SIM, MMCIF, TMU2, REF, enumerator
92 INTC_GROUP(TMU2, TMU2_TUNI, TMU2_TICPI),
113 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },