Lines Matching defs:cx18_scb

89 struct cx18_scb {  struct
95 	u32 ipc_offset;
96 	u32 reserved01[7];
98 	u32 cpu_code_offset;
99 	u32 reserved02[3];
101 	u32 apu_code_offset;
102 	u32 reserved03[3];
104 	u32 hpu_code_offset;
105 	u32 reserved04[3];
107 	u32 ppu_code_offset;
108 	u32 reserved05[3];
117 	u32 cpu_state;
118 	u32 reserved1[7];
120 	u32 apu2cpu_mb_offset;
123 	u32 apu2cpu_irq;
126 	u32 cpu2apu_irq_ack;
127 	u32 reserved2[13];
129 	u32 hpu2cpu_mb_offset;
130 	u32 hpu2cpu_irq;
131 	u32 cpu2hpu_irq_ack;
132 	u32 reserved3[13];
134 	u32 ppu2cpu_mb_offset;
135 	u32 ppu2cpu_irq;
136 	u32 cpu2ppu_irq_ack;
137 	u32 reserved4[13];
139 	u32 epu2cpu_mb_offset;
140 	u32 epu2cpu_irq;
141 	u32 cpu2epu_irq_ack;
142 	u32 reserved5[13];
143 	u32 reserved6[8];
147 	u32 apu_state;
148 	u32 reserved11[7];
149 	u32 cpu2apu_mb_offset;
150 	u32 cpu2apu_irq;
151 	u32 apu2cpu_irq_ack;
152 	u32 reserved12[13];
154 	u32 hpu2apu_mb_offset;
155 	u32 hpu2apu_irq;
156 	u32 apu2hpu_irq_ack;
157 	u32 reserved13[13];
159 	u32 ppu2apu_mb_offset;
160 	u32 ppu2apu_irq;
161 	u32 apu2ppu_irq_ack;
162 	u32 reserved14[13];
164 	u32 epu2apu_mb_offset;
165 	u32 epu2apu_irq;
166 	u32 apu2epu_irq_ack;
167 	u32 reserved15[13];
168 	u32 reserved16[8];
172 	u32 hpu_state;
173 	u32 reserved21[7];
174 	u32 cpu2hpu_mb_offset;
175 	u32 cpu2hpu_irq;
176 	u32 hpu2cpu_irq_ack;
177 	u32 reserved22[13];
179 	u32 apu2hpu_mb_offset;
180 	u32 apu2hpu_irq;
181 	u32 hpu2apu_irq_ack;
182 	u32 reserved23[13];
184 	u32 ppu2hpu_mb_offset;
185 	u32 ppu2hpu_irq;
186 	u32 hpu2ppu_irq_ack;
187 	u32 reserved24[13];
189 	u32 epu2hpu_mb_offset;
190 	u32 epu2hpu_irq;
191 	u32 hpu2epu_irq_ack;
192 	u32 reserved25[13];
193 	u32 reserved26[8];
197 	u32 ppu_state;
198 	u32 reserved31[7];
199 	u32 cpu2ppu_mb_offset;
200 	u32 cpu2ppu_irq;
201 	u32 ppu2cpu_irq_ack;
202 	u32 reserved32[13];
204 	u32 apu2ppu_mb_offset;
205 	u32 apu2ppu_irq;
206 	u32 ppu2apu_irq_ack;
207 	u32 reserved33[13];
209 	u32 hpu2ppu_mb_offset;
210 	u32 hpu2ppu_irq;
211 	u32 ppu2hpu_irq_ack;
212 	u32 reserved34[13];
214 	u32 epu2ppu_mb_offset;
215 	u32 epu2ppu_irq;
216 	u32 ppu2epu_irq_ack;
217 	u32 reserved35[13];
218 	u32 reserved36[8];
222 	u32 epu_state;
223 	u32 reserved41[7];
224 	u32 cpu2epu_mb_offset;
225 	u32 cpu2epu_irq;
226 	u32 epu2cpu_irq_ack;
227 	u32 reserved42[13];
229 	u32 apu2epu_mb_offset;
230 	u32 apu2epu_irq;
231 	u32 epu2apu_irq_ack;
232 	u32 reserved43[13];
234 	u32 hpu2epu_mb_offset;
235 	u32 hpu2epu_irq;
236 	u32 epu2hpu_irq_ack;
237 	u32 reserved44[13];
239 	u32 ppu2epu_mb_offset;
240 	u32 ppu2epu_irq;
241 	u32 epu2ppu_irq_ack;
242 	u32 reserved45[13];
243 	u32 reserved46[8];
245 	u32 semaphores[8];  /* Semaphores */
247 	u32 reserved50[32]; /* Reserved for future use */
249 	struct cx18_mailbox  apu2cpu_mb;
250 	struct cx18_mailbox  hpu2cpu_mb;
251 	struct cx18_mailbox  ppu2cpu_mb;
252 	struct cx18_mailbox  epu2cpu_mb;
254 	struct cx18_mailbox  cpu2apu_mb;
255 	struct cx18_mailbox  hpu2apu_mb;
256 	struct cx18_mailbox  ppu2apu_mb;
257 	struct cx18_mailbox  epu2apu_mb;
259 	struct cx18_mailbox  cpu2hpu_mb;
260 	struct cx18_mailbox  apu2hpu_mb;
261 	struct cx18_mailbox  ppu2hpu_mb;
262 	struct cx18_mailbox  epu2hpu_mb;
264 	struct cx18_mailbox  cpu2ppu_mb;
265 	struct cx18_mailbox  apu2ppu_mb;
266 	struct cx18_mailbox  hpu2ppu_mb;
267 	struct cx18_mailbox  epu2ppu_mb;
269 	struct cx18_mailbox  cpu2epu_mb;
270 	struct cx18_mailbox  apu2epu_mb;
271 	struct cx18_mailbox  hpu2epu_mb;
272 	struct cx18_mailbox  ppu2epu_mb;
274 	struct cx18_mdl_ack  cpu_mdl_ack[CX18_MAX_STREAMS][CX18_MAX_MDL_ACKS];
275 	struct cx18_mdl_ent  cpu_mdl[1];