Home
last modified time | relevance | path

Searched refs:__n (Results 1 – 7 of 7) sorted by relevance

/drivers/media/platform/exynos4-is/
Dfimc-is-regs.h32 #define INTGR0_INTGC(__n) (1 << ((__n) + 16)) argument
34 #define INTGR0_INTGD(__n) (1 << (__n)) argument
39 #define INTCR0_INTGC(__n) (1 << ((__n) + 16)) argument
41 #define INTCR0_INTCD(__n) (1 << ((__n) + 16)) argument
46 #define INTMR0_INTMC(__n) (1 << ((__n) + 16)) argument
48 #define INTMR0_INTMD(__n) (1 << (__n)) argument
53 #define INTSR0_GET_INTSD(x, __n) (((x) >> (__n)) & 0x1) argument
55 #define INTSR0_GET_INTSC(x, __n) (((x) >> ((__n) + 16)) & 0x1) argument
60 #define INTMSR0_GET_INTMSD(x, __n) (((x) >> (__n)) & 0x1) argument
62 #define INTMSR0_GET_INTMSC(x, __n) (((x) >> ((__n) + 16)) & 0x1) argument
[all …]
/drivers/staging/media/solo6x10/
Dsolo6x10-regs.h35 #define SOLO_SYS_CFG_OUTDIV(__n) (((__n) & 0x003) << 3) argument
36 #define SOLO_SYS_CFG_FEEDBACKDIV(__n) (((__n) & 0x1ff) << 5) argument
37 #define SOLO_SYS_CFG_INPUTDIV(__n) (((__n) & 0x01f) << 14) argument
39 #define SOLO_SYS_CFG_NCLK_DELAY(__n) (((__n) & 0x003) << 24) argument
40 #define SOLO_SYS_CFG_PCLK_DELAY(__n) (((__n) & 0x00f) << 26) argument
193 #define SOLO_VI_STATUS0_PAGE(__n) ((__n) & 0x07) argument
/drivers/scsi/csiostor/
Dcsio_defs.h49 #define CSIO_VALID_WWN(__n) ((*__n >> 4) == 0x5 ? true : false) argument
/drivers/net/ethernet/brocade/bna/
Dbfi_reg.h354 #define CT2_CSI_MAC_CONTROL_REG(__n) \ argument
356 (__n) * (CT2_CSI_MAC1_CONTROL_REG - CT2_CSI_MAC0_CONTROL_REG))
/drivers/scsi/bfa/
Dbfi_reg.h355 #define CT2_CSI_MAC_CONTROL_REG(__n) \ argument
357 (__n) * (CT2_CSI_MAC1_CONTROL_REG - CT2_CSI_MAC0_CONTROL_REG))
/drivers/media/i2c/
Dov9650.c159 #define REG_MTX(__n) (0x4f + (__n) - 1) argument
162 #define REG_LCC(__n) (0x62 + (__n) - 1) argument
/drivers/bus/
Dmvebu-mbus.c122 #define MAPDEF(__n, __t, __a, __m) \ argument
123 { .name = __n, .target = __t, .attr = __a, .attrmask = __m }