Lines Matching refs:MCF_IPSBAR
23 #define MCFICM_INTC0 (MCF_IPSBAR + 0x0c00) /* Base for Interrupt Ctrl 0 */
24 #define MCFICM_INTC1 (MCF_IPSBAR + 0x0d00) /* Base for Interrupt Ctrl 1 */
69 #define MCFSIM_DCR (MCF_IPSBAR + 0x40) /* Control */
70 #define MCFSIM_DACR0 (MCF_IPSBAR + 0x48) /* Base address 0 */
71 #define MCFSIM_DMR0 (MCF_IPSBAR + 0x4c) /* Address mask 0 */
72 #define MCFSIM_DACR1 (MCF_IPSBAR + 0x50) /* Base address 1 */
73 #define MCFSIM_DMR1 (MCF_IPSBAR + 0x54) /* Address mask 1 */
76 #define MCFSIM_DMR (MCF_IPSBAR + 0x40) /* Mode */
77 #define MCFSIM_DCR (MCF_IPSBAR + 0x44) /* Control */
78 #define MCFSIM_DCFG1 (MCF_IPSBAR + 0x48) /* Configuration 1 */
79 #define MCFSIM_DCFG2 (MCF_IPSBAR + 0x4c) /* Configuration 2 */
80 #define MCFSIM_DBAR0 (MCF_IPSBAR + 0x50) /* Base address 0 */
81 #define MCFSIM_DMR0 (MCF_IPSBAR + 0x54) /* Address mask 0 */
82 #define MCFSIM_DBAR1 (MCF_IPSBAR + 0x58) /* Base address 1 */
83 #define MCFSIM_DMR1 (MCF_IPSBAR + 0x5c) /* Address mask 1 */
89 #define MCFDMA_BASE0 (MCF_IPSBAR + 0x100)
90 #define MCFDMA_BASE1 (MCF_IPSBAR + 0x140)
91 #define MCFDMA_BASE2 (MCF_IPSBAR + 0x180)
92 #define MCFDMA_BASE3 (MCF_IPSBAR + 0x1C0)
97 #define MCFUART_BASE0 (MCF_IPSBAR + 0x200)
98 #define MCFUART_BASE1 (MCF_IPSBAR + 0x240)
99 #define MCFUART_BASE2 (MCF_IPSBAR + 0x280)
104 #define MCFFEC_BASE0 (MCF_IPSBAR + 0x1000)
106 #define MCFFEC_BASE1 (MCF_IPSBAR + 0x1800)
112 #define MCFQSPI_BASE (MCF_IPSBAR + 0x340)
132 #define MCFGPIO_PODR_ADDR (MCF_IPSBAR + 0x100000)
133 #define MCFGPIO_PODR_DATAH (MCF_IPSBAR + 0x100001)
134 #define MCFGPIO_PODR_DATAL (MCF_IPSBAR + 0x100002)
135 #define MCFGPIO_PODR_BUSCTL (MCF_IPSBAR + 0x100003)
136 #define MCFGPIO_PODR_BS (MCF_IPSBAR + 0x100004)
137 #define MCFGPIO_PODR_CS (MCF_IPSBAR + 0x100005)
138 #define MCFGPIO_PODR_SDRAM (MCF_IPSBAR + 0x100006)
139 #define MCFGPIO_PODR_FECI2C (MCF_IPSBAR + 0x100007)
140 #define MCFGPIO_PODR_UARTH (MCF_IPSBAR + 0x100008)
141 #define MCFGPIO_PODR_UARTL (MCF_IPSBAR + 0x100009)
142 #define MCFGPIO_PODR_QSPI (MCF_IPSBAR + 0x10000A)
143 #define MCFGPIO_PODR_TIMER (MCF_IPSBAR + 0x10000B)
145 #define MCFGPIO_PDDR_ADDR (MCF_IPSBAR + 0x100010)
146 #define MCFGPIO_PDDR_DATAH (MCF_IPSBAR + 0x100011)
147 #define MCFGPIO_PDDR_DATAL (MCF_IPSBAR + 0x100012)
148 #define MCFGPIO_PDDR_BUSCTL (MCF_IPSBAR + 0x100013)
149 #define MCFGPIO_PDDR_BS (MCF_IPSBAR + 0x100014)
150 #define MCFGPIO_PDDR_CS (MCF_IPSBAR + 0x100015)
151 #define MCFGPIO_PDDR_SDRAM (MCF_IPSBAR + 0x100016)
152 #define MCFGPIO_PDDR_FECI2C (MCF_IPSBAR + 0x100017)
153 #define MCFGPIO_PDDR_UARTH (MCF_IPSBAR + 0x100018)
154 #define MCFGPIO_PDDR_UARTL (MCF_IPSBAR + 0x100019)
155 #define MCFGPIO_PDDR_QSPI (MCF_IPSBAR + 0x10001A)
156 #define MCFGPIO_PDDR_TIMER (MCF_IPSBAR + 0x10001B)
158 #define MCFGPIO_PPDSDR_ADDR (MCF_IPSBAR + 0x100020)
159 #define MCFGPIO_PPDSDR_DATAH (MCF_IPSBAR + 0x100021)
160 #define MCFGPIO_PPDSDR_DATAL (MCF_IPSBAR + 0x100022)
161 #define MCFGPIO_PPDSDR_BUSCTL (MCF_IPSBAR + 0x100023)
162 #define MCFGPIO_PPDSDR_BS (MCF_IPSBAR + 0x100024)
163 #define MCFGPIO_PPDSDR_CS (MCF_IPSBAR + 0x100025)
164 #define MCFGPIO_PPDSDR_SDRAM (MCF_IPSBAR + 0x100026)
165 #define MCFGPIO_PPDSDR_FECI2C (MCF_IPSBAR + 0x100027)
166 #define MCFGPIO_PPDSDR_UARTH (MCF_IPSBAR + 0x100028)
167 #define MCFGPIO_PPDSDR_UARTL (MCF_IPSBAR + 0x100029)
168 #define MCFGPIO_PPDSDR_QSPI (MCF_IPSBAR + 0x10002A)
169 #define MCFGPIO_PPDSDR_TIMER (MCF_IPSBAR + 0x10002B)
171 #define MCFGPIO_PCLRR_ADDR (MCF_IPSBAR + 0x100030)
172 #define MCFGPIO_PCLRR_DATAH (MCF_IPSBAR + 0x100031)
173 #define MCFGPIO_PCLRR_DATAL (MCF_IPSBAR + 0x100032)
174 #define MCFGPIO_PCLRR_BUSCTL (MCF_IPSBAR + 0x100033)
175 #define MCFGPIO_PCLRR_BS (MCF_IPSBAR + 0x100034)
176 #define MCFGPIO_PCLRR_CS (MCF_IPSBAR + 0x100035)
177 #define MCFGPIO_PCLRR_SDRAM (MCF_IPSBAR + 0x100036)
178 #define MCFGPIO_PCLRR_FECI2C (MCF_IPSBAR + 0x100037)
179 #define MCFGPIO_PCLRR_UARTH (MCF_IPSBAR + 0x100038)
180 #define MCFGPIO_PCLRR_UARTL (MCF_IPSBAR + 0x100039)
181 #define MCFGPIO_PCLRR_QSPI (MCF_IPSBAR + 0x10003A)
182 #define MCFGPIO_PCLRR_TIMER (MCF_IPSBAR + 0x10003B)
200 #define MCFGPIO_PAR_AD (MCF_IPSBAR + 0x100040)
201 #define MCFGPIO_PAR_BUSCTL (MCF_IPSBAR + 0x100042)
202 #define MCFGPIO_PAR_BS (MCF_IPSBAR + 0x100044)
203 #define MCFGPIO_PAR_CS (MCF_IPSBAR + 0x100045)
204 #define MCFGPIO_PAR_SDRAM (MCF_IPSBAR + 0x100046)
205 #define MCFGPIO_PAR_FECI2C (MCF_IPSBAR + 0x100047)
206 #define MCFGPIO_PAR_UART (MCF_IPSBAR + 0x100048)
207 #define MCFGPIO_PAR_QSPI (MCF_IPSBAR + 0x10004A)
208 #define MCFGPIO_PAR_TIMER (MCF_IPSBAR + 0x10004C)
216 #define MCFGPIO_PODR_BUSCTL (MCF_IPSBAR + 0x100004)
217 #define MCFGPIO_PODR_ADDR (MCF_IPSBAR + 0x100005)
218 #define MCFGPIO_PODR_CS (MCF_IPSBAR + 0x100008)
219 #define MCFGPIO_PODR_FEC0H (MCF_IPSBAR + 0x10000A)
220 #define MCFGPIO_PODR_FEC0L (MCF_IPSBAR + 0x10000B)
221 #define MCFGPIO_PODR_FECI2C (MCF_IPSBAR + 0x10000C)
222 #define MCFGPIO_PODR_QSPI (MCF_IPSBAR + 0x10000D)
223 #define MCFGPIO_PODR_SDRAM (MCF_IPSBAR + 0x10000E)
224 #define MCFGPIO_PODR_TIMERH (MCF_IPSBAR + 0x10000F)
225 #define MCFGPIO_PODR_TIMERL (MCF_IPSBAR + 0x100010)
226 #define MCFGPIO_PODR_UARTL (MCF_IPSBAR + 0x100011)
227 #define MCFGPIO_PODR_FEC1H (MCF_IPSBAR + 0x100012)
228 #define MCFGPIO_PODR_FEC1L (MCF_IPSBAR + 0x100013)
229 #define MCFGPIO_PODR_BS (MCF_IPSBAR + 0x100014)
230 #define MCFGPIO_PODR_IRQ (MCF_IPSBAR + 0x100015)
231 #define MCFGPIO_PODR_USBH (MCF_IPSBAR + 0x100016)
232 #define MCFGPIO_PODR_USBL (MCF_IPSBAR + 0x100017)
233 #define MCFGPIO_PODR_UARTH (MCF_IPSBAR + 0x100018)
235 #define MCFGPIO_PDDR_BUSCTL (MCF_IPSBAR + 0x100020)
236 #define MCFGPIO_PDDR_ADDR (MCF_IPSBAR + 0x100021)
237 #define MCFGPIO_PDDR_CS (MCF_IPSBAR + 0x100024)
238 #define MCFGPIO_PDDR_FEC0H (MCF_IPSBAR + 0x100026)
239 #define MCFGPIO_PDDR_FEC0L (MCF_IPSBAR + 0x100027)
240 #define MCFGPIO_PDDR_FECI2C (MCF_IPSBAR + 0x100028)
241 #define MCFGPIO_PDDR_QSPI (MCF_IPSBAR + 0x100029)
242 #define MCFGPIO_PDDR_SDRAM (MCF_IPSBAR + 0x10002A)
243 #define MCFGPIO_PDDR_TIMERH (MCF_IPSBAR + 0x10002B)
244 #define MCFGPIO_PDDR_TIMERL (MCF_IPSBAR + 0x10002C)
245 #define MCFGPIO_PDDR_UARTL (MCF_IPSBAR + 0x10002D)
246 #define MCFGPIO_PDDR_FEC1H (MCF_IPSBAR + 0x10002E)
247 #define MCFGPIO_PDDR_FEC1L (MCF_IPSBAR + 0x10002F)
248 #define MCFGPIO_PDDR_BS (MCF_IPSBAR + 0x100030)
249 #define MCFGPIO_PDDR_IRQ (MCF_IPSBAR + 0x100031)
250 #define MCFGPIO_PDDR_USBH (MCF_IPSBAR + 0x100032)
251 #define MCFGPIO_PDDR_USBL (MCF_IPSBAR + 0x100033)
252 #define MCFGPIO_PDDR_UARTH (MCF_IPSBAR + 0x100034)
254 #define MCFGPIO_PPDSDR_BUSCTL (MCF_IPSBAR + 0x10003C)
255 #define MCFGPIO_PPDSDR_ADDR (MCF_IPSBAR + 0x10003D)
256 #define MCFGPIO_PPDSDR_CS (MCF_IPSBAR + 0x100040)
257 #define MCFGPIO_PPDSDR_FEC0H (MCF_IPSBAR + 0x100042)
258 #define MCFGPIO_PPDSDR_FEC0L (MCF_IPSBAR + 0x100043)
259 #define MCFGPIO_PPDSDR_FECI2C (MCF_IPSBAR + 0x100044)
260 #define MCFGPIO_PPDSDR_QSPI (MCF_IPSBAR + 0x100045)
261 #define MCFGPIO_PPDSDR_SDRAM (MCF_IPSBAR + 0x100046)
262 #define MCFGPIO_PPDSDR_TIMERH (MCF_IPSBAR + 0x100047)
263 #define MCFGPIO_PPDSDR_TIMERL (MCF_IPSBAR + 0x100048)
264 #define MCFGPIO_PPDSDR_UARTL (MCF_IPSBAR + 0x100049)
265 #define MCFGPIO_PPDSDR_FEC1H (MCF_IPSBAR + 0x10004A)
266 #define MCFGPIO_PPDSDR_FEC1L (MCF_IPSBAR + 0x10004B)
267 #define MCFGPIO_PPDSDR_BS (MCF_IPSBAR + 0x10004C)
268 #define MCFGPIO_PPDSDR_IRQ (MCF_IPSBAR + 0x10004D)
269 #define MCFGPIO_PPDSDR_USBH (MCF_IPSBAR + 0x10004E)
270 #define MCFGPIO_PPDSDR_USBL (MCF_IPSBAR + 0x10004F)
271 #define MCFGPIO_PPDSDR_UARTH (MCF_IPSBAR + 0x100050)
273 #define MCFGPIO_PCLRR_BUSCTL (MCF_IPSBAR + 0x100058)
274 #define MCFGPIO_PCLRR_ADDR (MCF_IPSBAR + 0x100059)
275 #define MCFGPIO_PCLRR_CS (MCF_IPSBAR + 0x10005C)
276 #define MCFGPIO_PCLRR_FEC0H (MCF_IPSBAR + 0x10005E)
277 #define MCFGPIO_PCLRR_FEC0L (MCF_IPSBAR + 0x10005F)
278 #define MCFGPIO_PCLRR_FECI2C (MCF_IPSBAR + 0x100060)
279 #define MCFGPIO_PCLRR_QSPI (MCF_IPSBAR + 0x100061)
280 #define MCFGPIO_PCLRR_SDRAM (MCF_IPSBAR + 0x100062)
281 #define MCFGPIO_PCLRR_TIMERH (MCF_IPSBAR + 0x100063)
282 #define MCFGPIO_PCLRR_TIMERL (MCF_IPSBAR + 0x100064)
283 #define MCFGPIO_PCLRR_UARTL (MCF_IPSBAR + 0x100065)
284 #define MCFGPIO_PCLRR_FEC1H (MCF_IPSBAR + 0x100066)
285 #define MCFGPIO_PCLRR_FEC1L (MCF_IPSBAR + 0x100067)
286 #define MCFGPIO_PCLRR_BS (MCF_IPSBAR + 0x100068)
287 #define MCFGPIO_PCLRR_IRQ (MCF_IPSBAR + 0x100069)
288 #define MCFGPIO_PCLRR_USBH (MCF_IPSBAR + 0x10006A)
289 #define MCFGPIO_PCLRR_USBL (MCF_IPSBAR + 0x10006B)
290 #define MCFGPIO_PCLRR_UARTH (MCF_IPSBAR + 0x10006C)
309 #define MCFGPIO_PAR_AD (MCF_IPSBAR + 0x100070)
310 #define MCFGPIO_PAR_CS (MCF_IPSBAR + 0x100071)
311 #define MCFGPIO_PAR_BUSCTL (MCF_IPSBAR + 0x100072)
312 #define MCFGPIO_PAR_USB (MCF_IPSBAR + 0x100076)
313 #define MCFGPIO_PAR_FEC0HL (MCF_IPSBAR + 0x100078)
314 #define MCFGPIO_PAR_FEC1HL (MCF_IPSBAR + 0x100079)
315 #define MCFGPIO_PAR_TIMER (MCF_IPSBAR + 0x10007A)
316 #define MCFGPIO_PAR_UART (MCF_IPSBAR + 0x10007C)
317 #define MCFGPIO_PAR_QSPI (MCF_IPSBAR + 0x10007E)
318 #define MCFGPIO_PAR_SDRAM (MCF_IPSBAR + 0x100080)
319 #define MCFGPIO_PAR_FECI2C (MCF_IPSBAR + 0x100082)
320 #define MCFGPIO_PAR_BS (MCF_IPSBAR + 0x100084)
330 #define MCFPIT_BASE1 (MCF_IPSBAR + 0x150000)
331 #define MCFPIT_BASE2 (MCF_IPSBAR + 0x160000)
332 #define MCFPIT_BASE3 (MCF_IPSBAR + 0x170000)
333 #define MCFPIT_BASE4 (MCF_IPSBAR + 0x180000)
338 #define MCFEPORT_EPPAR (MCF_IPSBAR + 0x130000)
339 #define MCFEPORT_EPDDR (MCF_IPSBAR + 0x130002)
340 #define MCFEPORT_EPIER (MCF_IPSBAR + 0x130003)
341 #define MCFEPORT_EPDR (MCF_IPSBAR + 0x130004)
342 #define MCFEPORT_EPPDR (MCF_IPSBAR + 0x130005)
343 #define MCFEPORT_EPFR (MCF_IPSBAR + 0x130006)
348 #define MCF_RCR (MCF_IPSBAR + 0x110000)
349 #define MCF_RSR (MCF_IPSBAR + 0x110001)