Lines Matching refs:r0

24 #define k0	r0
37 	stc	vbr, r0
38 	mov.l	r0, @(SH_SLEEP_VBR, r5)
44 	sts	pr, r0
45 	mov.l	r0, @(SH_SLEEP_SPC, r5)
48 	stc	sr, r0
49 	mov.l	r0, @(SH_SLEEP_SR, r5)
52 	mov.l	@(SH_SLEEP_MODE, r5), r0
53 	tst	#SUSP_SH_REGS, r0
96 	 mov    #SH_SLEEP_REG_STBCR, r0
99 	mov.l	@(SH_SLEEP_MODE, r5), r0
100 	tst	#SUSP_SH_MMU, r0
105 	 mov	#SH_SLEEP_REG_PTEH, r0
108 	 mov	#SH_SLEEP_REG_PTEL, r0
111 	 mov	#SH_SLEEP_REG_TTB, r0
114 	 mov	#SH_SLEEP_REG_TEA, r0
117 	 mov	#SH_SLEEP_REG_MMUCR, r0
120 	 mov	#SH_SLEEP_REG_PTEA, r0
123 	 mov	#SH_SLEEP_REG_PASCR, r0
126 	 mov	#SH_SLEEP_REG_IRMCR, r0
130 	 mov	#SH_SLEEP_REG_MMUCR, r0
132 	mov.l	r1, @r0
133 	icbi	@r0
137 	 mov	#SH_SLEEP_REG_CCR, r0
140 	 mov	#SH_SLEEP_REG_RAMCR, r0
143 	 mov	#SH_SLEEP_REG_CCR, r0
145 	mov.l	r1, @r0
146 	icbi	@r0
150 	mov.l	@(SH_SLEEP_MODE, r5), r0
151 	tst	#SUSP_SH_SF, r0
154 	mov.l	@(SH_SLEEP_SF_PRE, r5), r0
155 	jsr	@r0
159 	mov.l	@(SH_SLEEP_MODE, r5), r0
160 	tst	#SUSP_SH_STANDBY, r0
168 	tst	#SUSP_SH_RSTANDBY, r0
173 	 mov	#SH_SLEEP_REG_BAR, r0
175 	mov.l	r1, @r0
182 	tst	#SUSP_SH_USTANDBY, r0
197 	 mov    #SH_SLEEP_REG_STBCR, r0
198 	mov.l	r1, @r0
205 	add	#SH_SLEEP_BASE_ADDR, r0
206 	mov.l	@(r0, r5), r1
207 	add	#-SH_SLEEP_BASE_ADDR, r0
209 	add	#SH_SLEEP_BASE_DATA, r0
210 	mov.l	r1, @(r0, r5)
211 	add	#-SH_SLEEP_BASE_DATA, r0
216 	add	#SH_SLEEP_BASE_ADDR, r0
217 	mov.l	@(r0, r5), r0
238 	 mov.l	r0, @-r15
267 	mov.l	@(SH_SLEEP_SPC, r5), r0
268 	ldc	r0, spc
271 	mov.l	@(SH_SLEEP_VBR, r5), r0
272 	ldc	r0, vbr
275 	mov.l	@(SH_SLEEP_SR, r5), r0
276 	ldc	r0, ssr
283 	 mov    #SH_SLEEP_REG_STBCR, r0
286 	mov.l	@(SH_SLEEP_MODE, r5), r0
287 	tst	#SUSP_SH_SF, r0
290 	mov.l	@(SH_SLEEP_SF_POST, r5), r0
291 	jsr	@r0
296 	mov.l	@(SH_SLEEP_MODE, r5), r0
297 	tst	#SUSP_SH_MMU, r0
302 	 mov	#SH_SLEEP_REG_PTEH, r0
305 	 mov	#SH_SLEEP_REG_PTEL, r0
308 	 mov	#SH_SLEEP_REG_TTB, r0
311 	 mov	#SH_SLEEP_REG_TEA, r0
314 	 mov	#SH_SLEEP_REG_PTEA, r0
317 	 mov	#SH_SLEEP_REG_PASCR, r0
320 	 mov	#SH_SLEEP_REG_IRMCR, r0
323 	 mov	#SH_SLEEP_REG_MMUCR, r0
324 	icbi	@r0
328 	 mov	#SH_SLEEP_REG_RAMCR, r0
329 	icbi	@r0
332 	 mov	#SH_SLEEP_REG_CCR, r0
333 	icbi	@r0
338 	mov.l	@(SH_SLEEP_MODE, r5), r0
339 	tst	#SUSP_SH_REGS, r0
374 	add	#SH_SLEEP_BASE_DATA, r0
375 	mov.l	@(r0, r5), r1
376 	add	#-SH_SLEEP_BASE_DATA, r0
377 	add	#SH_SLEEP_BASE_ADDR, r0
378 	mov.l	@(r0, r5), r0
379 	mov.l	r1, @r0
392 	mov.l	@r15+, r0