Home
last modified time | relevance | path

Searched refs:IRQ4 (Results 1 – 25 of 25) sorted by relevance

/arch/mips/pci/
Dfixup-pmcmsp.c44 #define IRQ4 MSP_INT_EXT4 macro
80 {0, IRQ4, IRQ4, 0, 0 }, /* 18 (AD[28]): slot 0 */
109 {0, IRQ4, IRQ4, IRQ4, IRQ4}, /* 8 (AD[18]): slot 0 (PCI) */
/arch/sh/kernel/cpu/sh3/
Dsetup-sh3.c21 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, enumerator
30 INTC_VECT(IRQ4, 0x680), INTC_VECT(IRQ5, 0x6a0),
35 { 0xa4000018, 0, 16, 4, /* IPRD */ { 0, 0, IRQ5, IRQ4 } },
40 { 0, 0, IRQ5, IRQ4, IRQ3, IRQ2, IRQ1, IRQ0 } },
44 { 0xa4000010, 16, 2, { 0, 0, IRQ5, IRQ4, IRQ3, IRQ2, IRQ1, IRQ0 } },
Dsetup-sh7705.c25 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, enumerator
61 { 0xa4000018, 0, 16, 4, /* IPRD */ { PINT07, PINT815, IRQ5, IRQ4 } },
Dsetup-sh7710.c24 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, enumerator
63 { 0xa4000018, 0, 16, 4, /* IPRD */ { 0, 0, IRQ5, IRQ4 } },
Dsetup-sh770x.c29 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, enumerator
76 { 0xa4000018, 0, 16, 4, /* IPRD */ { 0, 0, IRQ5, IRQ4 } },
Dsetup-sh7720.c232 USBF_SPD, TMU_SUNI, IRQ5, IRQ4, enumerator
276 { 0xA4140018UL, 0, 16, 4, /* IPRD */ { USBF_SPD, TMU_SUNI, IRQ5, IRQ4 } },
/arch/sh/kernel/cpu/sh4a/
Dsetup-sh7366.c258 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
281 INTC_VECT(IRQ4, 0x680), INTC_VECT(IRQ5, 0x6a0),
346 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
363 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
368 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
373 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7343.c316 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
341 INTC_VECT(IRQ4, 0x680), INTC_VECT(IRQ5, 0x6a0),
411 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
426 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
431 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
436 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7763.c244 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
346 INTC_VECT(IRQ4, 0x340), INTC_VECT(IRQ5, 0x380),
352 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
357 IRQ4, IRQ5, IRQ6, IRQ7 } },
362 IRQ4, IRQ5, IRQ6, IRQ7 } },
367 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7780.c307 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
389 INTC_VECT(IRQ4, 0x340), INTC_VECT(IRQ5, 0x380),
395 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
400 IRQ4, IRQ5, IRQ6, IRQ7 } },
405 IRQ4, IRQ5, IRQ6, IRQ7 } },
410 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7723.c451 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
490 INTC_VECT(IRQ4, 0x680), INTC_VECT(IRQ5, 0x6a0),
620 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
637 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
642 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
647 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7722.c531 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
555 INTC_VECT(IRQ4, 0x680), INTC_VECT(IRQ5, 0x6a0),
624 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
641 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
646 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
651 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7785.c384 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
448 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
469 IRQ4, IRQ5, IRQ6, IRQ7 } },
497 INTC_VECT(IRQ4, 0x340), INTC_VECT(IRQ5, 0x380),
503 IRQ4, IRQ5, IRQ6, IRQ7 } },
508 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7786.c480 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
580 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 },
624 IRQ4, IRQ5, IRQ6, IRQ7 } },
693 INTC_VECT(IRQ4, 0x300), INTC_VECT(IRQ5, 0x340),
699 IRQ4, IRQ5, IRQ6, IRQ7 } },
704 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7770.c345 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, enumerator
470 INTC_VECT(IRQ4, 0x340), INTC_VECT(IRQ5, 0x380),
475 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, } },
480 IRQ4, IRQ5, } },
485 IRQ4, IRQ5, } },
Dsetup-sh7724.c871 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
917 INTC_VECT(IRQ4, 0x680), INTC_VECT(IRQ5, 0x6a0),
1070 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
1091 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
1096 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
1101 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7757.c794 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
957 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
1064 IRQ4, IRQ5, IRQ6, IRQ7 } },
1131 INTC_VECT(IRQ4, 0x300), INTC_VECT(IRQ5, 0x340),
1137 IRQ4, IRQ5, IRQ6, IRQ7 } },
1142 { IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7 } },
/arch/sh/kernel/cpu/sh2a/
Dsetup-mxg.c20 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
38 INTC_IRQ(IRQ4, 68), INTC_IRQ(IRQ5, 69),
89 { 0xfffd941a, 0, 16, 4, /* IPR02 */ { IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7206.c22 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
47 INTC_IRQ(IRQ4, 68), INTC_IRQ(IRQ5, 69),
110 { 0xfffe081a, 0, 16, 4, /* IPR02 */ { IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7203.c21 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
49 INTC_IRQ(IRQ4, 68), INTC_IRQ(IRQ5, 69),
141 { 0xfffe081a, 0, 16, 4, /* IPR02 */ { IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7201.c22 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
55 INTC_IRQ(IRQ4, 68), INTC_IRQ(IRQ5, 69),
155 { 0xfffe941a, 0, 16, 4, /* IPR02 */ { IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7264.c22 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
54 INTC_IRQ(IRQ4, 68), INTC_IRQ(IRQ5, 69),
194 { 0xfffe081a, 0, 16, 4, /* IPR02 */ { IRQ4, IRQ5, IRQ6, IRQ7 } },
Dsetup-sh7269.c23 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
58 INTC_IRQ(IRQ4, 68), INTC_IRQ(IRQ5, 69),
211 { 0xfffe081a, 0, 16, 4, /* IPR02 */ { IRQ4, IRQ5, IRQ6, IRQ7 } },
/arch/sh/kernel/cpu/sh2/
Dsetup-sh7619.c23 IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7, enumerator
34 INTC_IRQ(IRQ4, 80), INTC_IRQ(IRQ5, 81),
52 { 0xf8140008, 0, 16, 4, /* IPRB */ { IRQ4, IRQ5, IRQ6, IRQ7 } },
/arch/sh/kernel/cpu/sh4/
Dsetup-sh7760.c24 IRQ4, IRQ5, IRQ6, IRQ7, enumerator
52 INTC_VECT(IRQ4, 0x800), INTC_VECT(IRQ5, 0x820),
91 { IRQ4, IRQ5, IRQ6, IRQ7, 0, 0, HCAN20, HCAN21,
110 { 0xfe080000, 0, 32, 4, /* INTPRI00 */ { IRQ4, IRQ5, IRQ6, IRQ7 } },