Lines Matching refs:u64

70 static inline u64 dmar_readq(void __iomem *addr)  in dmar_readq()
75 	return (((u64) hi) << 32) + lo;  in dmar_readq()
78 static inline void dmar_writeq(void __iomem *addr, u64 val)  in dmar_writeq()
133 #define DMA_TLB_GLOBAL_FLUSH (((u64)1) << 60)
134 #define DMA_TLB_DSI_FLUSH (((u64)2) << 60)
135 #define DMA_TLB_PSI_FLUSH (((u64)3) << 60)
138 #define DMA_TLB_READ_DRAIN (((u64)1) << 49)
139 #define DMA_TLB_WRITE_DRAIN (((u64)1) << 48)
140 #define DMA_TLB_DID(id)	(((u64)((id) & 0xffff)) << 32)
141 #define DMA_TLB_IVT (((u64)1) << 63)
142 #define DMA_TLB_IH_NONLEAF (((u64)1) << 6)
147 #define DMA_ID_TLB_GLOBAL_FLUSH	(((u64)1) << 3)
148 #define DMA_ID_TLB_DSI_FLUSH	(((u64)2) << 3)
149 #define DMA_ID_TLB_PSI_FLUSH	(((u64)3) << 3)
150 #define DMA_ID_TLB_READ_DRAIN	(((u64)1) << 7)
151 #define DMA_ID_TLB_WRITE_DRAIN	(((u64)1) << 6)
152 #define DMA_ID_TLB_DID(id)	(((u64)((id & 0xffff) << 16)))
153 #define DMA_ID_TLB_IH_NONLEAF	(((u64)1) << 6)
184 #define DMA_CCMD_ICC (((u64)1) << 63)
185 #define DMA_CCMD_GLOBAL_INVL (((u64)1) << 61)
186 #define DMA_CCMD_DOMAIN_INVL (((u64)2) << 61)
187 #define DMA_CCMD_DEVICE_INVL (((u64)3) << 61)
188 #define DMA_CCMD_FM(m) (((u64)((m) & 0x3)) << 32)
193 #define DMA_CCMD_SID(s) (((u64)((s) & 0xffff)) << 16)
194 #define DMA_CCMD_DID(d) ((u64)((d) & 0xffff))
213 #define dma_frcd_page_addr(d) (d & (((u64)-1) << PAGE_SHIFT))
243 #define QI_IEC_SELECTIVE	(((u64)1) << 4)
244 #define QI_IEC_IIDEX(idx)	(((u64)(idx & 0xffff) << 32))
245 #define QI_IEC_IM(m)		(((u64)(m & 0x1f) << 27))
247 #define QI_IWD_STATUS_DATA(d)	(((u64)d) << 32)
248 #define QI_IWD_STATUS_WRITE	(((u64)1) << 5)
250 #define QI_IOTLB_DID(did) 	(((u64)did) << 16)
251 #define QI_IOTLB_DR(dr) 	(((u64)dr) << 7)
252 #define QI_IOTLB_DW(dw) 	(((u64)dw) << 6)
253 #define QI_IOTLB_GRAN(gran) 	(((u64)gran) >> (DMA_TLB_FLUSH_GRANU_OFFSET-4))
254 #define QI_IOTLB_ADDR(addr)	(((u64)addr) & VTD_PAGE_MASK)
255 #define QI_IOTLB_IH(ih)		(((u64)ih) << 6)
258 #define QI_CC_FM(fm)		(((u64)fm) << 48)
259 #define QI_CC_SID(sid)		(((u64)sid) << 32)
260 #define QI_CC_DID(did)		(((u64)did) << 16)
261 #define QI_CC_GRAN(gran)	(((u64)gran) >> (DMA_CCMD_INVL_GRANU_OFFSET-4))
263 #define QI_DEV_IOTLB_SID(sid)	((u64)((sid) & 0xffff) << 32)
265 #define QI_DEV_IOTLB_ADDR(addr)	((u64)(addr) & VTD_PAGE_MASK)
270 	u64 low, high;
296 			      u8 fm, u64 type);
297 	void (*flush_iotlb)(struct intel_iommu *iommu, u16 did, u64 addr,
298 			    unsigned int size_order, u64 type);
311 	u64		cap;
312 	u64		ecap;
356 			     u8 fm, u64 type);
357 extern void qi_flush_iotlb(struct intel_iommu *iommu, u16 did, u64 addr,
358 			  unsigned int size_order, u64 type);
360 			       u64 addr, unsigned mask);