Home
last modified time | relevance | path

Searched refs:TMU2 (Results 1 – 17 of 17) sorted by relevance

/arch/sh/kernel/cpu/sh4/
Dsetup-sh4-202.c150 HUDI, TMU0, TMU1, TMU2, RTC, SCIF, WDT, enumerator
156 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
165 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7750.c285 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator
294 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
306 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7760.c37 TMU0, TMU1, TMU2, enumerator
74 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
105 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
/arch/sh/kernel/cpu/sh3/
Dsetup-sh7705.c30 TMU0, TMU1, TMU2, enumerator
49 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
57 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh770x.c32 TMU0, TMU1, TMU2, enumerator
38 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
69 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7710.c28 TMU0, TMU1, TMU2, enumerator
51 INTC_VECT(TMU2, 0x440),
59 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7720.c407 TMU0, TMU1, TMU2, RTC, enumerator
423 INTC_VECT(TMU2, 0x440), INTC_VECT(RTC, 0x480),
451 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/arch/sh/kernel/cpu/sh4a/
Dsetup-sh7366.c341 TMU0, TMU1, TMU2, enumerator
376 INTC_VECT(TMU2, 0x440),
400 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
421 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7343.c389 TMU0, TMU1, TMU2, enumerator
428 INTC_VECT(TMU2, 0x440),
453 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
474 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-shx3.c279 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator
307 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU3, 0x460),
378 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, },
401 TMU3, TMU2, TMU1, TMU0 } },
Dsetup-sh7763.c357 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
374 INTC_VECT(TMU1, 0x5a0), INTC_VECT(TMU2, 0x5c0),
414 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
433 TMU2, TMU2_TICPI } },
Dsetup-sh7780.c425 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
440 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
472 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
486 TMU2, TMU2_TICPI } },
Dsetup-sh7722.c608 TMU0, TMU1, TMU2, enumerator
644 INTC_VECT(TMU2, 0x440), INTC_VECT(IRDA, 0x480),
670 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
691 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
Dsetup-sh7785.c484 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
502 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
541 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
570 TMU2, TMU2_TICPI } },
Dsetup-sh7770.c501 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
525 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2_TICPI, 0x460),
572 INTC_GROUP(TMU, TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5,
609 { TMU1, TMU2, TMU2_TICPI, TMU3 } },
Dsetup-sh7786.c701 TMU2, TMU3, enumerator
741 INTC_VECT(TMU2, 0x7a0), INTC_VECT(TMU3, 0x7c0),
814 TMU2, TMU3, 0, }, INTC_SMP_BALANCING(INT2DISTCR1) },
851 { 0xfe410820, 0, 32, 8, /* INT2PRI8 */ { SCIF1, TMU2, TMU3, 0 } },
Dsetup-sh7757.c806 TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5, enumerator
861 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
959 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
1074 { INT2PRI0, 0, 32, 8, { TMU0, TMU1, TMU2, TMU2_TICPI } },