Home
last modified time | relevance | path

Searched refs:clksel_mask (Results 1 – 7 of 7) sorted by relevance

/arch/arm/mach-omap2/
Dclkt_clksel.c157 v &= ~clk->clksel_mask; in _write_clksel_reg()
158 v |= field_val << __ffs(clk->clksel_mask); in _write_clksel_reg()
253 if (!clk->clksel || !clk->clksel_mask) in _read_divisor()
257 v &= clk->clksel_mask; in _read_divisor()
258 v >>= __ffs(clk->clksel_mask); in _read_divisor()
285 if (!clk->clksel || !clk->clksel_mask) in omap2_clksel_round_rate_div()
349 if (!clk->clksel || !clk->clksel_mask) in omap2_init_clksel_parent()
352 r = __raw_readl(clk->clksel_reg) & clk->clksel_mask; in omap2_init_clksel_parent()
353 r >>= __ffs(clk->clksel_mask); in omap2_init_clksel_parent()
444 if (!clk->clksel || !clk->clksel_mask) in omap2_clksel_set_rate()
[all …]
Dclock44xx_data.c190 .clksel_mask = OMAP4430_SYS_CLKSEL_MASK,
246 .clksel_mask = OMAP4430_CLKSEL_0_0_MASK,
336 .clksel_mask = OMAP4430_DPLL_CLKOUT_DIV_MASK,
368 .clksel_mask = OMAP4430_CLKSEL_OPP_MASK,
391 .clksel_mask = OMAP4430_CLKSEL_AESS_FCLK_MASK,
403 .clksel_mask = OMAP4430_DPLL_CLKOUTHIF_DIV_MASK,
422 .clksel_mask = OMAP4430_DPLL_BYP_CLKSEL_MASK,
474 .clksel_mask = OMAP4430_HSDIVIDER_CLKOUT3_DIV_MASK,
504 .clksel_mask = OMAP4430_DPLL_CLKOUT_DIV_MASK,
524 .clksel_mask = OMAP4430_HSDIVIDER_CLKOUT2_DIV_MASK,
[all …]
Dclock2420_data.c186 .clksel_mask = OMAP24XX_54M_SOURCE_MASK,
232 .clksel_mask = OMAP24XX_48M_SOURCE_MASK,
301 .clksel_mask = OMAP24XX_CLKOUT_SOURCE_MASK,
328 .clksel_mask = OMAP24XX_CLKOUT_DIV_MASK,
345 .clksel_mask = OMAP2420_CLKOUT2_SOURCE_MASK,
364 .clksel_mask = OMAP2420_CLKOUT2_DIV_MASK,
413 .clksel_mask = OMAP24XX_CLKSEL_MPU_MASK,
452 .clksel_mask = OMAP24XX_CLKSEL_DSP_MASK,
470 .clksel_mask = OMAP24XX_CLKSEL_DSP_IF_MASK,
488 .clksel_mask = OMAP2420_CLKSEL_IVA_MASK,
[all …]
Dclock2430_data.c185 .clksel_mask = OMAP24XX_54M_SOURCE_MASK,
222 .clksel_mask = OMAP2430_96M_SOURCE_MASK,
252 .clksel_mask = OMAP24XX_48M_SOURCE_MASK,
321 .clksel_mask = OMAP24XX_CLKOUT_SOURCE_MASK,
348 .clksel_mask = OMAP24XX_CLKOUT_DIV_MASK,
394 .clksel_mask = OMAP24XX_CLKSEL_MPU_MASK,
430 .clksel_mask = OMAP24XX_CLKSEL_DSP_MASK,
449 .clksel_mask = OMAP24XX_CLKSEL_DSP_IF_MASK,
491 .clksel_mask = OMAP24XX_CLKSEL_L3_MASK,
518 .clksel_mask = OMAP24XX_CLKSEL_USB_MASK,
[all …]
Dclock3xxx_data.c161 .clksel_mask = OMAP3430_SYS_CLKIN_SEL_MASK,
186 .clksel_mask = OMAP_SYSCLKDIV_MASK,
337 .clksel_mask = OMAP3430_MPU_DPLL_CLKOUT_DIV_MASK,
397 .clksel_mask = OMAP3430_IVA2_DPLL_CLKOUT_DIV_MASK,
498 .clksel_mask = OMAP3430_CORE_DPLL_CLKOUT_DIV_MASK,
534 .clksel_mask = OMAP3430_DIV_DPLL3_MASK,
647 .clksel_mask = OMAP3630_DIV_96M_MASK,
715 .clksel_mask = OMAP3630_CLKSEL_96M_MASK,
738 .clksel_mask = OMAP3430_SOURCE_96M_MASK,
750 .clksel_mask = OMAP3630_CLKSEL_TV_MASK,
[all …]
Dclock36xx.c52 clksel_shift = __ffs(clk->parent->clksel_mask); in omap36xx_pwrdn_clk_enable_with_hsdiv_restore()
/arch/arm/plat-omap/include/plat/
Dclock.h261 u32 clksel_mask; member