70 #define do_mtspr_cpu6(rn, rn_addr, v)	\  argument
75 			     "mtspr " __stringify(rn) ",%2" :		\
81 #define do_mtspr(rn, v)	asm volatile("mtspr " __stringify(rn) ",%0" :	\  argument
84 #define mtspr(rn, v) \  argument
86 		if (rn == SPRN_IMMR)					\
87 			do_mtspr_cpu6(rn, 0x3d30, v);			\
88 		else if (rn == SPRN_IC_CST)				\
89 			do_mtspr_cpu6(rn, 0x2110, v);			\
90 		else if (rn == SPRN_IC_ADR)				\
91 			do_mtspr_cpu6(rn, 0x2310, v);			\
92 		else if (rn == SPRN_IC_DAT)				\
93 			do_mtspr_cpu6(rn, 0x2510, v);			\
94 		else if (rn == SPRN_DC_CST)				\
95 			do_mtspr_cpu6(rn, 0x3110, v);			\
96 		else if (rn == SPRN_DC_ADR)				\
97 			do_mtspr_cpu6(rn, 0x3310, v);			\
98 		else if (rn == SPRN_DC_DAT)				\
99 			do_mtspr_cpu6(rn, 0x3510, v);			\
100 		else if (rn == SPRN_MI_CTR)				\
101 			do_mtspr_cpu6(rn, 0x2180, v);			\
102 		else if (rn == SPRN_MI_AP)				\
103 			do_mtspr_cpu6(rn, 0x2580, v);			\
104 		else if (rn == SPRN_MI_EPN)				\
105 			do_mtspr_cpu6(rn, 0x2780, v);			\
106 		else if (rn == SPRN_MI_TWC)				\
107 			do_mtspr_cpu6(rn, 0x2b80, v);			\
108 		else if (rn == SPRN_MI_RPN)				\
109 			do_mtspr_cpu6(rn, 0x2d80, v);			\
110 		else if (rn == SPRN_MI_CAM)				\
111 			do_mtspr_cpu6(rn, 0x2190, v);			\
112 		else if (rn == SPRN_MI_RAM0)				\
113 			do_mtspr_cpu6(rn, 0x2390, v);			\
114 		else if (rn == SPRN_MI_RAM1)				\
115 			do_mtspr_cpu6(rn, 0x2590, v);			\
116 		else if (rn == SPRN_MD_CTR)				\
117 			do_mtspr_cpu6(rn, 0x3180, v);			\
118 		else if (rn == SPRN_M_CASID)				\
119 			do_mtspr_cpu6(rn, 0x3380, v);			\
120 		else if (rn == SPRN_MD_AP)				\
121 			do_mtspr_cpu6(rn, 0x3580, v);			\
122 		else if (rn == SPRN_MD_EPN)				\
123 			do_mtspr_cpu6(rn, 0x3780, v);			\
124 		else if (rn == SPRN_M_TWB)				\
125 			do_mtspr_cpu6(rn, 0x3980, v);			\
126 		else if (rn == SPRN_MD_TWC)				\
127 			do_mtspr_cpu6(rn, 0x3b80, v);			\
128 		else if (rn == SPRN_MD_RPN)				\
129 			do_mtspr_cpu6(rn, 0x3d80, v);			\
130 		else if (rn == SPRN_M_TW)				\
131 			do_mtspr_cpu6(rn, 0x3f80, v);			\
132 		else if (rn == SPRN_MD_CAM)				\
133 			do_mtspr_cpu6(rn, 0x3190, v);			\
134 		else if (rn == SPRN_MD_RAM0)				\
135 			do_mtspr_cpu6(rn, 0x3390, v);			\
136 		else if (rn == SPRN_MD_RAM1)				\
137 			do_mtspr_cpu6(rn, 0x3590, v);			\
138 		else if (rn == SPRN_DEC)				\
139 			do_mtspr_cpu6(rn, 0x2c00, v);			\
140 		else if (rn == SPRN_TBWL)				\
141 			do_mtspr_cpu6(rn, 0x3880, v);			\
142 		else if (rn == SPRN_TBWU)				\
143 			do_mtspr_cpu6(rn, 0x3a80, v);			\
144 		else if (rn == SPRN_DPDR)				\
145 			do_mtspr_cpu6(rn, 0x2d30, v);			\
147 			do_mtspr(rn, v);				\