Searched refs:SPRN_L1CSR0 (Results 1 – 4 of 4) sorted by relevance
35 mfspr r0, SPRN_L1CSR041 mtspr SPRN_L1CSR0, r0 /* Disable */45 mtspr SPRN_L1CSR0, r0 /* Invalidate */47 1: mfspr r0, SPRN_L1CSR054 mtspr SPRN_L1CSR0, r0 /* Enable */
299 mfspr r3,SPRN_L1CSR0302 mtspr SPRN_L1CSR0,r3
252 case SPRN_L1CSR0: in kvmppc_core_emulate_mtspr_e500()382 case SPRN_L1CSR0: in kvmppc_core_emulate_mfspr_e500()
176 #define SPRN_L1CSR0 0x3F2 /* L1 Cache Control and Status Register 0 */ macro