700 	u32 grbm_soft_reset = 0, srbm_soft_reset = 0;  in vi_gpu_soft_reset()  local
761 		srbm_soft_reset =  in vi_gpu_soft_reset()
762 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1);  in vi_gpu_soft_reset()
766 		srbm_soft_reset =  in vi_gpu_soft_reset()
767 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA, 1);  in vi_gpu_soft_reset()
770 		srbm_soft_reset =  in vi_gpu_soft_reset()
771 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA1, 1);  in vi_gpu_soft_reset()
774 		srbm_soft_reset =  in vi_gpu_soft_reset()
775 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_DC, 1);  in vi_gpu_soft_reset()
782 		srbm_soft_reset =  in vi_gpu_soft_reset()
783 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SEM, 1);  in vi_gpu_soft_reset()
786 		srbm_soft_reset =  in vi_gpu_soft_reset()
787 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_IH, 1);  in vi_gpu_soft_reset()
790 		srbm_soft_reset =  in vi_gpu_soft_reset()
791 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1);  in vi_gpu_soft_reset()
794 		srbm_soft_reset =  in vi_gpu_soft_reset()
795 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VMC, 1);  in vi_gpu_soft_reset()
798 		srbm_soft_reset =  in vi_gpu_soft_reset()
799 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_UVD, 1);  in vi_gpu_soft_reset()
802 		srbm_soft_reset =  in vi_gpu_soft_reset()
803 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1);  in vi_gpu_soft_reset()
806 		srbm_soft_reset =  in vi_gpu_soft_reset()
807 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1);  in vi_gpu_soft_reset()
811 		srbm_soft_reset =  in vi_gpu_soft_reset()
812 			REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_MC, 1);  in vi_gpu_soft_reset()
829 	if (srbm_soft_reset) {  in vi_gpu_soft_reset()
831 		tmp |= srbm_soft_reset;  in vi_gpu_soft_reset()
838 		tmp &= ~srbm_soft_reset;  in vi_gpu_soft_reset()