| /arch/arm/mm/ |
| D | cache-fa.S | 27 #define CACHE_DLINESIZE 16 macro
96 add r0, r0, #CACHE_DLINESIZE
129 bic r0, r0, #CACHE_DLINESIZE - 1
132 add r0, r0, #CACHE_DLINESIZE
153 add r0, r0, #CACHE_DLINESIZE
173 tst r0, #CACHE_DLINESIZE - 1
174 bic r0, r0, #CACHE_DLINESIZE - 1
176 tst r1, #CACHE_DLINESIZE - 1
177 bic r1, r1, #CACHE_DLINESIZE - 1
180 add r0, r0, #CACHE_DLINESIZE
[all …]
|
| D | cache-v4wb.S | 20 #define CACHE_DLINESIZE 32 macro
121 add r0, r0, #CACHE_DLINESIZE
165 bic r0, r0, #CACHE_DLINESIZE - 1
168 add r0, r0, #CACHE_DLINESIZE
189 tst r0, #CACHE_DLINESIZE - 1
190 bic r0, r0, #CACHE_DLINESIZE - 1
192 tst r1, #CACHE_DLINESIZE - 1
195 add r0, r0, #CACHE_DLINESIZE
210 bic r0, r0, #CACHE_DLINESIZE - 1
212 add r0, r0, #CACHE_DLINESIZE
|
| D | proc-arm946.S | 27 #define CACHE_DLINESIZE 32 /* fixed */ macro
29 #define CACHE_DENTRIES (CACHE_DSIZE / CACHE_DSEGMENTS / CACHE_DLINESIZE)
143 add r0, r0, #CACHE_DLINESIZE
146 add r0, r0, #CACHE_DLINESIZE
150 add r0, r0, #CACHE_DLINESIZE
153 add r0, r0, #CACHE_DLINESIZE
186 bic r0, r0, #CACHE_DLINESIZE - 1
189 add r0, r0, #CACHE_DLINESIZE
209 add r0, r0, #CACHE_DLINESIZE
231 tst r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | cache-v4wt.S | 23 #define CACHE_DLINESIZE 32 macro
95 add r0, r0, #CACHE_DLINESIZE
124 bic r0, r0, #CACHE_DLINESIZE - 1
126 add r0, r0, #CACHE_DLINESIZE
159 bic r0, r0, #CACHE_DLINESIZE - 1
161 add r0, r0, #CACHE_DLINESIZE
|
| D | proc-arm1022.S | 41 #define CACHE_DLINESIZE 32 macro
179 add r0, r0, #CACHE_DLINESIZE
215 bic r0, r0, #CACHE_DLINESIZE - 1
223 add r0, r0, #CACHE_DLINESIZE
244 add r0, r0, #CACHE_DLINESIZE
267 tst r0, #CACHE_DLINESIZE - 1
268 bic r0, r0, #CACHE_DLINESIZE - 1
270 tst r1, #CACHE_DLINESIZE - 1
273 add r0, r0, #CACHE_DLINESIZE
293 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm922.S | 42 #define CACHE_DLINESIZE 32 macro
177 add r0, r0, #CACHE_DLINESIZE
208 bic r0, r0, #CACHE_DLINESIZE - 1
211 add r0, r0, #CACHE_DLINESIZE
230 add r0, r0, #CACHE_DLINESIZE
252 tst r0, #CACHE_DLINESIZE - 1
253 bic r0, r0, #CACHE_DLINESIZE - 1
255 tst r1, #CACHE_DLINESIZE - 1
258 add r0, r0, #CACHE_DLINESIZE
275 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm1026.S | 41 #define CACHE_DLINESIZE 32 macro
174 add r0, r0, #CACHE_DLINESIZE
209 bic r0, r0, #CACHE_DLINESIZE - 1
217 add r0, r0, #CACHE_DLINESIZE
238 add r0, r0, #CACHE_DLINESIZE
261 tst r0, #CACHE_DLINESIZE - 1
262 bic r0, r0, #CACHE_DLINESIZE - 1
264 tst r1, #CACHE_DLINESIZE - 1
267 add r0, r0, #CACHE_DLINESIZE
287 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm1020e.S | 50 #define CACHE_DLINESIZE 32 macro
189 add r0, r0, #CACHE_DLINESIZE
224 bic r0, r0, #CACHE_DLINESIZE - 1
232 add r0, r0, #CACHE_DLINESIZE
253 add r0, r0, #CACHE_DLINESIZE
276 tst r0, #CACHE_DLINESIZE - 1
277 bic r0, r0, #CACHE_DLINESIZE - 1
279 tst r1, #CACHE_DLINESIZE - 1
282 add r0, r0, #CACHE_DLINESIZE
302 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-mohawk.S | 42 #define CACHE_DLINESIZE 32 macro
153 add r0, r0, #CACHE_DLINESIZE
156 add r0, r0, #CACHE_DLINESIZE
189 bic r0, r0, #CACHE_DLINESIZE - 1
192 add r0, r0, #CACHE_DLINESIZE
211 add r0, r0, #CACHE_DLINESIZE
233 tst r0, #CACHE_DLINESIZE - 1
235 tst r1, #CACHE_DLINESIZE - 1
237 bic r0, r0, #CACHE_DLINESIZE - 1
239 add r0, r0, #CACHE_DLINESIZE
[all …]
|
| D | proc-arm925.S | 65 #define CACHE_DLINESIZE 16 macro
212 add r0, r0, #CACHE_DLINESIZE
215 add r0, r0, #CACHE_DLINESIZE
219 add r0, r0, #CACHE_DLINESIZE
222 add r0, r0, #CACHE_DLINESIZE
254 bic r0, r0, #CACHE_DLINESIZE - 1
257 add r0, r0, #CACHE_DLINESIZE
276 add r0, r0, #CACHE_DLINESIZE
299 tst r0, #CACHE_DLINESIZE - 1
301 tst r1, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm926.S | 51 #define CACHE_DLINESIZE 32 macro
175 add r0, r0, #CACHE_DLINESIZE
178 add r0, r0, #CACHE_DLINESIZE
182 add r0, r0, #CACHE_DLINESIZE
185 add r0, r0, #CACHE_DLINESIZE
217 bic r0, r0, #CACHE_DLINESIZE - 1
220 add r0, r0, #CACHE_DLINESIZE
239 add r0, r0, #CACHE_DLINESIZE
262 tst r0, #CACHE_DLINESIZE - 1
264 tst r1, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm920.S | 41 #define CACHE_DLINESIZE 32 macro
175 add r0, r0, #CACHE_DLINESIZE
206 bic r0, r0, #CACHE_DLINESIZE - 1
209 add r0, r0, #CACHE_DLINESIZE
228 add r0, r0, #CACHE_DLINESIZE
250 tst r0, #CACHE_DLINESIZE - 1
251 bic r0, r0, #CACHE_DLINESIZE - 1
253 tst r1, #CACHE_DLINESIZE - 1
256 add r0, r0, #CACHE_DLINESIZE
273 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm1020.S | 50 #define CACHE_DLINESIZE 32 macro
192 add r0, r0, #CACHE_DLINESIZE
228 bic r0, r0, #CACHE_DLINESIZE - 1
238 add r0, r0, #CACHE_DLINESIZE
260 add r0, r0, #CACHE_DLINESIZE
283 tst r0, #CACHE_DLINESIZE - 1
284 bic r0, r0, #CACHE_DLINESIZE - 1
288 tst r1, #CACHE_DLINESIZE - 1
293 add r0, r0, #CACHE_DLINESIZE
313 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-feroceon.S | 45 #define CACHE_DLINESIZE 32 macro
192 add r0, r0, #CACHE_DLINESIZE
195 add r0, r0, #CACHE_DLINESIZE
228 bic r0, r0, #CACHE_DLINESIZE - 1
231 add r0, r0, #CACHE_DLINESIZE
251 add r0, r0, #CACHE_DLINESIZE
262 add r1, r0, #PAGE_SZ - CACHE_DLINESIZE @ top addr is inclusive
288 tst r0, #CACHE_DLINESIZE - 1
289 bic r0, r0, #CACHE_DLINESIZE - 1
291 tst r1, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-fa526.S | 28 #define CACHE_DLINESIZE 16 macro
89 add r0, r0, #CACHE_DLINESIZE
90 subs r1, r1, #CACHE_DLINESIZE
|
| D | proc-arm940.S | 21 #define CACHE_DLINESIZE 16 macro
|