213 	osr = in_be32(&rmu->msg_regs->osr);  in fsl_rio_tx_handler()
228 		u32 dqp = in_be32(&rmu->msg_regs->odqdpar);  in fsl_rio_tx_handler()
258 	isr = in_be32(&rmu->msg_regs->isr);  in fsl_rio_rx_handler()
301 	dsr = in_be32(&fsl_dbell->dbell_regs->dsr);  in fsl_rio_dbell_handler()
318 			(in_be32(&fsl_dbell->dbell_regs->dqdpar) & 0xfff);  in fsl_rio_dbell_handler()
396 	epwisr = in_be32(rio_regs_win + RIO_EPWISR);  in fsl_rio_port_write_handler()
400 	ipwmr = in_be32(&pw->pw_regs->pwmr);  in fsl_rio_port_write_handler()
401 	ipwsr = in_be32(&pw->pw_regs->pwsr);  in fsl_rio_port_write_handler()
461 		tmp = in_be32(rio_regs_win + RIO_LTLEDCSR);  in fsl_rio_port_write_handler()
467 		tmp = in_be32(rio_regs_win + RIO_LTLEDCSR);  in fsl_rio_port_write_handler()
473 		tmp = in_be32(rio_regs_win + RIO_LTLEDCSR);  in fsl_rio_port_write_handler()
524 	rval = in_be32(&pw->pw_regs->pwmr);  in fsl_rio_pw_enable()
551 		 in_be32(&pw->pw_regs->pwmr) & ~RIO_IPWMR_PWE);  in fsl_rio_port_write_init()
570 		 in_be32(&pw->pw_regs->epwqbar),  in fsl_rio_port_write_init()
571 		 in_be32(&pw->pw_regs->pwqbar));  in fsl_rio_port_write_init()
602 		 in_be32(&pw->pw_regs->pwmr),  in fsl_rio_port_write_init()
603 		 in_be32(&pw->pw_regs->pwsr));  in fsl_rio_port_write_init()
693 	omr = in_be32(&rmu->msg_regs->omr);  in fsl_add_outb_message()
789 		 in_be32(&rmu->msg_regs->omr) |  in fsl_open_outb_mbox()
793 	out_be32(&rmu->msg_regs->omr, in_be32(&rmu->msg_regs->omr) | 0x1);  in fsl_open_outb_mbox()
986 	phys_buf = in_be32(&rmu->msg_regs->ifqdpar);  in fsl_get_inb_message()
989 	if (phys_buf == in_be32(&rmu->msg_regs->ifqepar))  in fsl_get_inb_message()