96 	r64 = lio_pci_readq(oct, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port));  in lio_cn6xxx_setup_pcie_mps()
98 	lio_pci_writeq(oct, r64, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port));  in lio_cn6xxx_setup_pcie_mps()
119 	r64 = octeon_read_csr64(oct, CN6XXX_SLI_S2M_PORTX_CTL(oct->pcie_port));  in lio_cn6xxx_setup_pcie_mrrs()
121 	octeon_write_csr64(oct, CN6XXX_SLI_S2M_PORTX_CTL(oct->pcie_port), r64);  in lio_cn6xxx_setup_pcie_mrrs()
124 	r64 = lio_pci_readq(oct, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port));  in lio_cn6xxx_setup_pcie_mrrs()
126 	lio_pci_writeq(oct, r64, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port));  in lio_cn6xxx_setup_pcie_mrrs()
174 			   (oct->pcie_port * 0x5555555555555555ULL));  in lio_cn6xxx_setup_global_input_regs()
207 			   (oct->pcie_port * 0x5555555555555555ULL));  in lio_cn6xxx_setup_global_output_regs()
432 		bar1 = lio_pci_readq(oct, CN6XXX_BAR1_REG(idx, oct->pcie_port));  in lio_cn6xxx_bar1_idx_setup()
434 			       CN6XXX_BAR1_REG(idx, oct->pcie_port));  in lio_cn6xxx_bar1_idx_setup()
435 		bar1 = lio_pci_readq(oct, CN6XXX_BAR1_REG(idx, oct->pcie_port));  in lio_cn6xxx_bar1_idx_setup()
443 		       CN6XXX_BAR1_REG(idx, oct->pcie_port));  in lio_cn6xxx_bar1_idx_setup()
445 	bar1 = lio_pci_readq(oct, CN6XXX_BAR1_REG(idx, oct->pcie_port));  in lio_cn6xxx_bar1_idx_setup()
452 	lio_pci_writeq(oct, mask, CN6XXX_BAR1_REG(idx, oct->pcie_port));  in lio_cn6xxx_bar1_idx_write()
457 	return (u32)lio_pci_readq(oct, CN6XXX_BAR1_REG(idx, oct->pcie_port));  in lio_cn6xxx_bar1_idx_read()
509 	oct->pcie_port = octeon_read_csr(oct, CN6XXX_SLI_MAC_NUMBER) & 0xff;  in lio_cn6xxx_get_pcie_qlmport()
511 	dev_dbg(&oct->pci_dev->dev, "Using PCIE Port %d\n", oct->pcie_port);  in lio_cn6xxx_get_pcie_qlmport()
667 		bar0_pciaddr + CN6XXX_SLI_INT_ENB64(oct->pcie_port);  in lio_cn6xxx_setup_reg_address()