Home
last modified time | relevance | path

Searched refs:SRBM_SOFT_RESET (Results 1 – 25 of 25) sorted by relevance

/drivers/gpu/drm/amd/amdgpu/
Dsi_ih.c241 tmp = RREG32(SRBM_SOFT_RESET); in si_ih_soft_reset()
244 WREG32(SRBM_SOFT_RESET, tmp); in si_ih_soft_reset()
245 tmp = RREG32(SRBM_SOFT_RESET); in si_ih_soft_reset()
250 WREG32(SRBM_SOFT_RESET, tmp); in si_ih_soft_reset()
251 tmp = RREG32(SRBM_SOFT_RESET); in si_ih_soft_reset()
Dgmc_v6_0.c938 tmp = RREG32(SRBM_SOFT_RESET); in gmc_v6_0_soft_reset()
941 WREG32(SRBM_SOFT_RESET, tmp); in gmc_v6_0_soft_reset()
942 tmp = RREG32(SRBM_SOFT_RESET); in gmc_v6_0_soft_reset()
947 WREG32(SRBM_SOFT_RESET, tmp); in gmc_v6_0_soft_reset()
948 tmp = RREG32(SRBM_SOFT_RESET); in gmc_v6_0_soft_reset()
Dvce_v3_0.c598 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1); in vce_v3_0_check_soft_reset()
599 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1); in vce_v3_0_check_soft_reset()
603 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1); in vce_v3_0_check_soft_reset()
604 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1); in vce_v3_0_check_soft_reset()
Dsdma_v3_0.c1302 if (REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA) || in sdma_v3_0_pre_soft_reset()
1303 REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA1)) { in sdma_v3_0_pre_soft_reset()
1321 if (REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA) || in sdma_v3_0_post_soft_reset()
1322 REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA1)) { in sdma_v3_0_post_soft_reset()
Duvd_v6_0.c426 WREG32_FIELD(SRBM_SOFT_RESET, SOFT_RESET_UVD, 0); in uvd_v6_0_start()
786 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_UVD, 1); in uvd_v6_0_check_soft_reset()
Diceland_ih.c360 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in iceland_ih_soft_reset()
Dcz_ih.c360 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in cz_ih_soft_reset()
Dtonga_ih.c383 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in tonga_ih_check_soft_reset()
Dgmc_v7_0.c1104 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); in gmc_v7_0_soft_reset()
1110 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); in gmc_v7_0_soft_reset()
Dvce_v2_0.c503 WREG32_FIELD(SRBM_SOFT_RESET, SOFT_RESET_VCE, 1); in vce_v2_0_soft_reset()
Dgmc_v8_0.c1111 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); in gmc_v8_0_check_soft_reset()
1117 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); in gmc_v8_0_check_soft_reset()
Dgfx_v8_0.c5170 SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1); in gfx_v8_0_check_soft_reset()
5188 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in gfx_v8_0_check_soft_reset()
5196 SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1); in gfx_v8_0_check_soft_reset()
5199 SRBM_SOFT_RESET, SOFT_RESET_SEM, 1); in gfx_v8_0_check_soft_reset()
/drivers/gpu/drm/radeon/
Dcik_sdma.c277 WREG32(SRBM_SOFT_RESET, SOFT_RESET_SDMA | SOFT_RESET_SDMA1); in cik_sdma_gfx_stop()
278 (void)RREG32(SRBM_SOFT_RESET); in cik_sdma_gfx_stop()
280 WREG32(SRBM_SOFT_RESET, 0); in cik_sdma_gfx_stop()
281 (void)RREG32(SRBM_SOFT_RESET); in cik_sdma_gfx_stop()
Dr600.c1793 tmp = RREG32(SRBM_SOFT_RESET); in r600_gpu_soft_reset()
1796 WREG32(SRBM_SOFT_RESET, tmp); in r600_gpu_soft_reset()
1797 tmp = RREG32(SRBM_SOFT_RESET); in r600_gpu_soft_reset()
1802 WREG32(SRBM_SOFT_RESET, tmp); in r600_gpu_soft_reset()
1803 tmp = RREG32(SRBM_SOFT_RESET); in r600_gpu_soft_reset()
1864 WREG32(SRBM_SOFT_RESET, tmp); in r600_gpu_pci_config_reset()
1866 WREG32(SRBM_SOFT_RESET, 0); in r600_gpu_pci_config_reset()
3540 WREG32(SRBM_SOFT_RESET, SOFT_RESET_RLC); in r600_rlc_stop()
3541 RREG32(SRBM_SOFT_RESET); in r600_rlc_stop()
3543 WREG32(SRBM_SOFT_RESET, 0); in r600_rlc_stop()
[all …]
Dni.c1938 tmp = RREG32(SRBM_SOFT_RESET); in cayman_gpu_soft_reset()
1941 WREG32(SRBM_SOFT_RESET, tmp); in cayman_gpu_soft_reset()
1942 tmp = RREG32(SRBM_SOFT_RESET); in cayman_gpu_soft_reset()
1947 WREG32(SRBM_SOFT_RESET, tmp); in cayman_gpu_soft_reset()
1948 tmp = RREG32(SRBM_SOFT_RESET); in cayman_gpu_soft_reset()
Duvd_v1_0.c291 WREG32_P(SRBM_SOFT_RESET, 0, ~SOFT_RESET_UVD); in uvd_v1_0_start()
Dnid.h74 #define SRBM_SOFT_RESET 0x0E60 macro
Devergreen.c4079 tmp = RREG32(SRBM_SOFT_RESET); in evergreen_gpu_soft_reset()
4082 WREG32(SRBM_SOFT_RESET, tmp); in evergreen_gpu_soft_reset()
4083 tmp = RREG32(SRBM_SOFT_RESET); in evergreen_gpu_soft_reset()
4088 WREG32(SRBM_SOFT_RESET, tmp); in evergreen_gpu_soft_reset()
4089 tmp = RREG32(SRBM_SOFT_RESET); in evergreen_gpu_soft_reset()
Dsid.h342 #define SRBM_SOFT_RESET 0x0E60 macro
Dsi.c3957 tmp = RREG32(SRBM_SOFT_RESET); in si_gpu_soft_reset()
3960 WREG32(SRBM_SOFT_RESET, tmp); in si_gpu_soft_reset()
3961 tmp = RREG32(SRBM_SOFT_RESET); in si_gpu_soft_reset()
3966 WREG32(SRBM_SOFT_RESET, tmp); in si_gpu_soft_reset()
3967 tmp = RREG32(SRBM_SOFT_RESET); in si_gpu_soft_reset()
Dcikd.h467 #define SRBM_SOFT_RESET 0xE60 macro
Dcik.c5057 tmp = RREG32(SRBM_SOFT_RESET); in cik_gpu_soft_reset()
5060 WREG32(SRBM_SOFT_RESET, tmp); in cik_gpu_soft_reset()
5061 tmp = RREG32(SRBM_SOFT_RESET); in cik_gpu_soft_reset()
5066 WREG32(SRBM_SOFT_RESET, tmp); in cik_gpu_soft_reset()
5067 tmp = RREG32(SRBM_SOFT_RESET); in cik_gpu_soft_reset()
Devergreend.h1181 #define SRBM_SOFT_RESET 0x0E60 macro
Dr600d.h701 #define SRBM_SOFT_RESET 0xe60 macro
/drivers/gpu/drm/amd/include/asic_reg/si/
Dsid.h344 #define SRBM_SOFT_RESET 0x398 macro