Lines Matching refs:pcie_speed_table

2633 	for (i = 0; i < dpm_table->pcie_speed_table.count; i++) {  in ci_populate_smc_link_level()
2635 			(u8)dpm_table->pcie_speed_table.dpm_levels[i].value;  in ci_populate_smc_link_level()
2637 			r600_encode_pci_lane_width(dpm_table->pcie_speed_table.dpm_levels[i].param1);  in ci_populate_smc_link_level()
2643 	pi->smc_state_table.LinkLevelCount = (u8)dpm_table->pcie_speed_table.count;  in ci_populate_smc_link_level()
2645 		ci_get_dpm_level_enable_mask_value(&dpm_table->pcie_speed_table);  in ci_populate_smc_link_level()
3409 				  &pi->dpm_table.pcie_speed_table,  in ci_setup_default_pcie_tables()
3413 		ci_setup_pcie_table_entry(&pi->dpm_table.pcie_speed_table, 0,  in ci_setup_default_pcie_tables()
3417 		ci_setup_pcie_table_entry(&pi->dpm_table.pcie_speed_table, 0,  in ci_setup_default_pcie_tables()
3420 	ci_setup_pcie_table_entry(&pi->dpm_table.pcie_speed_table, 1,  in ci_setup_default_pcie_tables()
3423 	ci_setup_pcie_table_entry(&pi->dpm_table.pcie_speed_table, 2,  in ci_setup_default_pcie_tables()
3426 	ci_setup_pcie_table_entry(&pi->dpm_table.pcie_speed_table, 3,  in ci_setup_default_pcie_tables()
3429 	ci_setup_pcie_table_entry(&pi->dpm_table.pcie_speed_table, 4,  in ci_setup_default_pcie_tables()
3432 	ci_setup_pcie_table_entry(&pi->dpm_table.pcie_speed_table, 5,  in ci_setup_default_pcie_tables()
3436 	pi->dpm_table.pcie_speed_table.count = 6;  in ci_setup_default_pcie_tables()
3666 	table->PCIeBootLinkLevel = pi->dpm_table.pcie_speed_table.count - 1;  in ci_init_smc_table()
3723 	struct ci_single_dpm_table *pcie_table = &pi->dpm_table.pcie_speed_table;  in ci_trim_pcie_dpm_states()
4189 		ci_get_dpm_level_enable_mask_value(&pi->dpm_table.pcie_speed_table);  in ci_generate_dpm_level_enable_mask()