Lines Matching refs:wr_regl
110 wr_regl(port, ureg->sirfsoc_line_ctrl, in sirfsoc_uart_set_mctrl()
114 wr_regl(port, ureg->sirfsoc_mode1, in sirfsoc_uart_set_mctrl()
119 wr_regl(port, ureg->sirfsoc_line_ctrl, in sirfsoc_uart_set_mctrl()
123 wr_regl(port, ureg->sirfsoc_mode1, in sirfsoc_uart_set_mctrl()
133 wr_regl(port, ureg->sirfsoc_afc_ctrl, val); in sirfsoc_uart_set_mctrl()
154 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_stop_tx()
158 wr_regl(port, ureg->sirfsoc_int_en_clr_reg, in sirfsoc_uart_stop_tx()
163 wr_regl(port, ureg->sirfsoc_tx_rx_en, rd_regl(port, in sirfsoc_uart_stop_tx()
166 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_stop_tx()
170 wr_regl(port, ureg->sirfsoc_int_en_clr_reg, in sirfsoc_uart_stop_tx()
197 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_tx_with_dma()
201 wr_regl(port, ureg->sirfsoc_int_en_clr_reg, in sirfsoc_uart_tx_with_dma()
212 wr_regl(port, ureg->sirfsoc_tx_fifo_op, SIRFUART_FIFO_STOP); in sirfsoc_uart_tx_with_dma()
213 wr_regl(port, ureg->sirfsoc_tx_dma_io_ctrl, in sirfsoc_uart_tx_with_dma()
224 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_tx_with_dma()
228 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_tx_with_dma()
230 wr_regl(port, ureg->sirfsoc_tx_fifo_op, SIRFUART_FIFO_START); in sirfsoc_uart_tx_with_dma()
233 wr_regl(port, ureg->sirfsoc_tx_fifo_op, SIRFUART_FIFO_STOP); in sirfsoc_uart_tx_with_dma()
234 wr_regl(port, ureg->sirfsoc_tx_dma_io_ctrl, in sirfsoc_uart_tx_with_dma()
237 wr_regl(port, ureg->sirfsoc_tx_fifo_op, SIRFUART_FIFO_START); in sirfsoc_uart_tx_with_dma()
270 wr_regl(port, ureg->sirfsoc_tx_rx_en, rd_regl(port, in sirfsoc_uart_start_tx()
272 wr_regl(port, ureg->sirfsoc_tx_fifo_op, SIRFUART_FIFO_STOP); in sirfsoc_uart_start_tx()
274 wr_regl(port, ureg->sirfsoc_tx_fifo_op, SIRFUART_FIFO_START); in sirfsoc_uart_start_tx()
276 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_start_tx()
280 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_start_tx()
291 wr_regl(port, ureg->sirfsoc_rx_fifo_op, 0); in sirfsoc_uart_stop_rx()
294 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_stop_rx()
300 wr_regl(port, ureg->sirfsoc_int_en_clr_reg, in sirfsoc_uart_stop_rx()
307 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_stop_rx()
312 wr_regl(port, ureg->sirfsoc_int_en_clr_reg, in sirfsoc_uart_stop_rx()
328 wr_regl(port, ureg->sirfsoc_afc_ctrl, in sirfsoc_uart_disable_ms()
331 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_disable_ms()
335 wr_regl(port, ureg->sirfsoc_int_en_clr_reg, in sirfsoc_uart_disable_ms()
363 wr_regl(port, ureg->sirfsoc_afc_ctrl, in sirfsoc_uart_enable_ms()
368 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_enable_ms()
372 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_enable_ms()
388 wr_regl(port, ureg->sirfsoc_line_ctrl, ulcon); in sirfsoc_uart_break_ctl()
432 wr_regl(port, ureg->sirfsoc_tx_fifo_data, in sirfsoc_uart_pio_tx_chars()
479 wr_regl(port, ureg->sirfsoc_int_st_reg, intr_status); in sirfsoc_uart_isr()
500 wr_regl(port, ureg->sirfsoc_rx_fifo_op, SIRFUART_FIFO_RESET); in sirfsoc_uart_isr()
501 wr_regl(port, ureg->sirfsoc_rx_fifo_op, 0); in sirfsoc_uart_isr()
502 wr_regl(port, ureg->sirfsoc_rx_fifo_op, SIRFUART_FIFO_START); in sirfsoc_uart_isr()
534 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_isr()
537 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_isr()
541 wr_regl(port, ureg->sirfsoc_int_en_clr_reg, in sirfsoc_uart_isr()
543 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_isr()
549 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_isr()
552 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_isr()
556 wr_regl(port, in sirfsoc_uart_isr()
559 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_isr()
601 wr_regl(port, ureg->sirfsoc_rx_dma_io_ctrl, in sirfsoc_uart_start_next_rx_dma()
622 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_start_next_rx_dma()
627 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_start_next_rx_dma()
805 wr_regl(port, ureg->sirfsoc_divisor, clk_div_reg); in sirfsoc_uart_set_termios()
817 wr_regl(port, ureg->sirfsoc_mode2, len_val); in sirfsoc_uart_set_termios()
825 wr_regl(port, ureg->sirfsoc_tx_fifo_op, in sirfsoc_uart_set_termios()
829 wr_regl(port, ureg->sirfsoc_line_ctrl, config_reg); in sirfsoc_uart_set_termios()
839 wr_regl(port, ureg->sirfsoc_tx_frame_ctrl, len_val); in sirfsoc_uart_set_termios()
848 wr_regl(port, ureg->sirfsoc_rx_frame_ctrl, len_val); in sirfsoc_uart_set_termios()
850 wr_regl(port, ureg->sirfsoc_async_param_reg, in sirfsoc_uart_set_termios()
856 wr_regl(port, ureg->sirfsoc_tx_dma_io_ctrl, SIRFUART_DMA_MODE); in sirfsoc_uart_set_termios()
858 wr_regl(port, ureg->sirfsoc_tx_dma_io_ctrl, SIRFUART_IO_MODE); in sirfsoc_uart_set_termios()
860 wr_regl(port, ureg->sirfsoc_rx_dma_io_ctrl, in sirfsoc_uart_set_termios()
864 wr_regl(port, ureg->sirfsoc_rx_dma_io_ctrl, in sirfsoc_uart_set_termios()
873 wr_regl(port, ureg->sirfsoc_tx_fifo_ctrl, in sirfsoc_uart_set_termios()
875 wr_regl(port, ureg->sirfsoc_rx_fifo_ctrl, in sirfsoc_uart_set_termios()
878 wr_regl(port, ureg->sirfsoc_tx_fifo_op, txfifo_op_reg); in sirfsoc_uart_set_termios()
880 wr_regl(port, ureg->sirfsoc_tx_rx_en, SIRFUART_TX_EN | SIRFUART_RX_EN); in sirfsoc_uart_set_termios()
913 wr_regl(port, ureg->sirfsoc_tx_dma_io_ctrl, in sirfsoc_uart_startup()
916 wr_regl(port, ureg->sirfsoc_rx_dma_io_ctrl, in sirfsoc_uart_startup()
919 wr_regl(port, ureg->sirfsoc_rx_dma_io_ctrl, in sirfsoc_uart_startup()
922 wr_regl(port, ureg->sirfsoc_tx_dma_io_len, 0); in sirfsoc_uart_startup()
923 wr_regl(port, ureg->sirfsoc_rx_dma_io_len, 0); in sirfsoc_uart_startup()
924 wr_regl(port, ureg->sirfsoc_tx_rx_en, SIRFUART_RX_EN | SIRFUART_TX_EN); in sirfsoc_uart_startup()
926 wr_regl(port, ureg->sirfsoc_mode1, in sirfsoc_uart_startup()
929 wr_regl(port, ureg->sirfsoc_tx_fifo_op, SIRFUART_FIFO_RESET); in sirfsoc_uart_startup()
930 wr_regl(port, ureg->sirfsoc_rx_fifo_op, SIRFUART_FIFO_RESET); in sirfsoc_uart_startup()
931 wr_regl(port, ureg->sirfsoc_rx_fifo_op, 0); in sirfsoc_uart_startup()
932 wr_regl(port, ureg->sirfsoc_tx_fifo_ctrl, SIRFUART_FIFO_THD(port)); in sirfsoc_uart_startup()
933 wr_regl(port, ureg->sirfsoc_rx_fifo_ctrl, SIRFUART_FIFO_THD(port)); in sirfsoc_uart_startup()
935 wr_regl(port, ureg->sirfsoc_rx_fifo_level_chk, in sirfsoc_uart_startup()
941 wr_regl(port, ureg->sirfsoc_tx_fifo_level_chk, in sirfsoc_uart_startup()
961 wr_regl(port, ureg->sirfsoc_swh_dma_io, in sirfsoc_uart_startup()
965 wr_regl(port, ureg->sirfsoc_rx_dma_io_ctrl, in sirfsoc_uart_startup()
979 wr_regl(port, ureg->sirfsoc_rx_fifo_op, SIRFUART_FIFO_START); in sirfsoc_uart_startup()
984 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_startup()
989 wr_regl(port, ureg->sirfsoc_int_en_reg, in sirfsoc_uart_startup()
1010 wr_regl(port, ureg->sirfsoc_int_en_reg, 0); in sirfsoc_uart_shutdown()
1012 wr_regl(port, ureg->sirfsoc_int_en_clr_reg, ~0UL); in sirfsoc_uart_shutdown()
1103 wr_regl(&sirfport->port, ureg->sirfsoc_mode1, SIRFSOC_USP_EN | in sirfsoc_uart_console_setup()
1123 wr_regl(port, ureg->sirfsoc_tx_fifo_data, ch); in sirfsoc_uart_console_putchar()
1220 wr_regl(port, ureg->sirfsoc_rx_dma_io_ctrl, in sirfsoc_uart_rx_dma_hrtimer_callback()
1245 wr_regl(port, ureg->sirfsoc_rx_dma_io_ctrl, in sirfsoc_uart_rx_dma_hrtimer_callback()