Home
last modified time | relevance | path

Searched refs:TMU2 (Results 1 – 17 of 17) sorted by relevance

/arch/sh/kernel/cpu/sh4/
Dsetup-sh4-202.c88 HUDI, TMU0, TMU1, TMU2, RTC, SCIF, WDT, enumerator
94 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
103 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7750.c184 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator
193 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
205 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7760.c35 TMU0, TMU1, TMU2, enumerator
72 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
103 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
/arch/sh/kernel/cpu/sh3/
Dsetup-sh7705.c28 TMU0, TMU1, TMU2, enumerator
47 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
55 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh770x.c30 TMU0, TMU1, TMU2, enumerator
36 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
67 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7710.c26 TMU0, TMU1, TMU2, enumerator
49 INTC_VECT(TMU2, 0x440),
57 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7720.c222 TMU0, TMU1, TMU2, RTC, enumerator
238 INTC_VECT(TMU2, 0x440), INTC_VECT(RTC, 0x480),
266 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/arch/sh/kernel/cpu/sh4a/
Dsetup-sh7366.c265 TMU0, TMU1, TMU2, enumerator
300 INTC_VECT(TMU2, 0x440),
324 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
345 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7343.c323 TMU0, TMU1, TMU2, enumerator
362 INTC_VECT(TMU2, 0x440),
387 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
408 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7780.c303 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
318 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
350 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
364 TMU2, TMU2_TICPI } },
Dsetup-sh7763.c239 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
256 INTC_VECT(TMU1, 0x5a0), INTC_VECT(TMU2, 0x5c0),
296 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
315 TMU2, TMU2_TICPI } },
Dsetup-shx3.c169 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator
197 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU3, 0x460),
268 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, },
291 TMU3, TMU2, TMU1, TMU0 } },
Dsetup-sh7785.c376 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
394 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
433 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
462 TMU2, TMU2_TICPI } },
Dsetup-sh7770.c335 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
359 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2_TICPI, 0x460),
406 INTC_GROUP(TMU, TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5,
443 { TMU1, TMU2, TMU2_TICPI, TMU3 } },
Dsetup-sh7722.c539 TMU0, TMU1, TMU2, enumerator
575 INTC_VECT(TMU2, 0x440), INTC_VECT(IRDA, 0x480),
601 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
622 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
Dsetup-sh7786.c481 TMU2, TMU3, enumerator
521 INTC_VECT(TMU2, 0x7a0), INTC_VECT(TMU3, 0x7c0),
594 TMU2, TMU3, 0, }, INTC_SMP_BALANCING(INT2DISTCR1) },
631 { 0xfe410820, 0, 32, 8, /* INT2PRI8 */ { SCIF1, TMU2, TMU3, 0 } },
Dsetup-sh7757.c792 TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5, enumerator
847 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
945 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
1060 { INT2PRI0, 0, 32, 8, { TMU0, TMU1, TMU2, TMU2_TICPI } },