Home
last modified time | relevance | path

Searched refs:SRBM_SOFT_RESET (Results 1 – 25 of 27) sorted by relevance

12

/drivers/gpu/drm/amd/amdgpu/
Dsi_ih.c247 tmp = RREG32(SRBM_SOFT_RESET); in si_ih_soft_reset()
250 WREG32(SRBM_SOFT_RESET, tmp); in si_ih_soft_reset()
251 tmp = RREG32(SRBM_SOFT_RESET); in si_ih_soft_reset()
256 WREG32(SRBM_SOFT_RESET, tmp); in si_ih_soft_reset()
257 tmp = RREG32(SRBM_SOFT_RESET); in si_ih_soft_reset()
Dvce_v3_0.c625 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1); in vce_v3_0_check_soft_reset()
626 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1); in vce_v3_0_check_soft_reset()
630 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1); in vce_v3_0_check_soft_reset()
631 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1); in vce_v3_0_check_soft_reset()
Dvce_v4_0.c717 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1);
718 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1);
722 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1);
723 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1);
Dsdma_v3_0.c1279 if (REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA) || in sdma_v3_0_pre_soft_reset()
1280 REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA1)) { in sdma_v3_0_pre_soft_reset()
1298 if (REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA) || in sdma_v3_0_post_soft_reset()
1299 REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA1)) { in sdma_v3_0_post_soft_reset()
Diceland_ih.c365 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in iceland_ih_soft_reset()
Dcz_ih.c365 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in cz_ih_soft_reset()
Dgmc_v6_0.c1019 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); in gmc_v6_0_soft_reset()
1025 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); in gmc_v6_0_soft_reset()
Dtonga_ih.c376 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in tonga_ih_check_soft_reset()
Dvce_v2_0.c511 WREG32_FIELD(SRBM_SOFT_RESET, SOFT_RESET_VCE, 1); in vce_v2_0_soft_reset()
Dgmc_v7_0.c1164 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); in gmc_v7_0_soft_reset()
1170 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); in gmc_v7_0_soft_reset()
Duvd_v6_0.c736 WREG32_FIELD(SRBM_SOFT_RESET, SOFT_RESET_UVD, 0); in uvd_v6_0_start()
1142 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_UVD, 1); in uvd_v6_0_check_soft_reset()
Dgmc_v8_0.c1299 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); in gmc_v8_0_check_soft_reset()
1305 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); in gmc_v8_0_check_soft_reset()
Dsid.h344 #define SRBM_SOFT_RESET 0x398 macro
Dgfx_v8_0.c4996 SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1); in gfx_v8_0_check_soft_reset()
5014 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in gfx_v8_0_check_soft_reset()
5022 SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1); in gfx_v8_0_check_soft_reset()
5025 SRBM_SOFT_RESET, SOFT_RESET_SEM, 1); in gfx_v8_0_check_soft_reset()
Duvd_v7_0.c1465 SRBM_SOFT_RESET, SOFT_RESET_UVD, 1);
/drivers/gpu/drm/radeon/
Dcik_sdma.c277 WREG32(SRBM_SOFT_RESET, SOFT_RESET_SDMA | SOFT_RESET_SDMA1); in cik_sdma_gfx_stop()
278 (void)RREG32(SRBM_SOFT_RESET); in cik_sdma_gfx_stop()
280 WREG32(SRBM_SOFT_RESET, 0); in cik_sdma_gfx_stop()
281 (void)RREG32(SRBM_SOFT_RESET); in cik_sdma_gfx_stop()
Dr600.c1799 tmp = RREG32(SRBM_SOFT_RESET); in r600_gpu_soft_reset()
1802 WREG32(SRBM_SOFT_RESET, tmp); in r600_gpu_soft_reset()
1803 tmp = RREG32(SRBM_SOFT_RESET); in r600_gpu_soft_reset()
1808 WREG32(SRBM_SOFT_RESET, tmp); in r600_gpu_soft_reset()
1809 tmp = RREG32(SRBM_SOFT_RESET); in r600_gpu_soft_reset()
1870 WREG32(SRBM_SOFT_RESET, tmp); in r600_gpu_pci_config_reset()
1872 WREG32(SRBM_SOFT_RESET, 0); in r600_gpu_pci_config_reset()
3539 WREG32(SRBM_SOFT_RESET, SOFT_RESET_RLC); in r600_rlc_stop()
3540 RREG32(SRBM_SOFT_RESET); in r600_rlc_stop()
3542 WREG32(SRBM_SOFT_RESET, 0); in r600_rlc_stop()
[all …]
Dni.c1934 tmp = RREG32(SRBM_SOFT_RESET); in cayman_gpu_soft_reset()
1937 WREG32(SRBM_SOFT_RESET, tmp); in cayman_gpu_soft_reset()
1938 tmp = RREG32(SRBM_SOFT_RESET); in cayman_gpu_soft_reset()
1943 WREG32(SRBM_SOFT_RESET, tmp); in cayman_gpu_soft_reset()
1944 tmp = RREG32(SRBM_SOFT_RESET); in cayman_gpu_soft_reset()
Duvd_v1_0.c291 WREG32_P(SRBM_SOFT_RESET, 0, ~SOFT_RESET_UVD); in uvd_v1_0_start()
Devergreen.c3987 tmp = RREG32(SRBM_SOFT_RESET); in evergreen_gpu_soft_reset()
3990 WREG32(SRBM_SOFT_RESET, tmp); in evergreen_gpu_soft_reset()
3991 tmp = RREG32(SRBM_SOFT_RESET); in evergreen_gpu_soft_reset()
3996 WREG32(SRBM_SOFT_RESET, tmp); in evergreen_gpu_soft_reset()
3997 tmp = RREG32(SRBM_SOFT_RESET); in evergreen_gpu_soft_reset()
Dnid.h74 #define SRBM_SOFT_RESET 0x0E60 macro
Dsi.c3965 tmp = RREG32(SRBM_SOFT_RESET); in si_gpu_soft_reset()
3968 WREG32(SRBM_SOFT_RESET, tmp); in si_gpu_soft_reset()
3969 tmp = RREG32(SRBM_SOFT_RESET); in si_gpu_soft_reset()
3974 WREG32(SRBM_SOFT_RESET, tmp); in si_gpu_soft_reset()
3975 tmp = RREG32(SRBM_SOFT_RESET); in si_gpu_soft_reset()
Dsid.h342 #define SRBM_SOFT_RESET 0x0E60 macro
Dcikd.h465 #define SRBM_SOFT_RESET 0xE60 macro
Dcik.c5037 tmp = RREG32(SRBM_SOFT_RESET); in cik_gpu_soft_reset()
5040 WREG32(SRBM_SOFT_RESET, tmp); in cik_gpu_soft_reset()
5041 tmp = RREG32(SRBM_SOFT_RESET); in cik_gpu_soft_reset()
5046 WREG32(SRBM_SOFT_RESET, tmp); in cik_gpu_soft_reset()
5047 tmp = RREG32(SRBM_SOFT_RESET); in cik_gpu_soft_reset()

12