Lines Matching refs:MSP_PER_BASE
68 #define MSP_PER_BASE (MSP_MSB_BASE + 0x400000) macro
90 #define MSP_UART1_BASE (MSP_PER_BASE + 0x030)
92 #define MSP_SPI_BASE (MSP_PER_BASE + 0x058)
94 #define MSP_TWI_BASE (MSP_PER_BASE + 0x090)
96 #define MSP_PTIMER_BASE (MSP_PER_BASE + 0x0F0)
354 #define PER_CTRL_REG regptr(MSP_PER_BASE + 0x50)
356 #define PER_STS_REG regptr(MSP_PER_BASE + 0x54)
360 #define SMPI_TX_SZ_REG regptr(MSP_PER_BASE + 0x58)
362 #define SMPI_RX_SZ_REG regptr(MSP_PER_BASE + 0x5C)
364 #define SMPI_CTL_REG regptr(MSP_PER_BASE + 0x60)
366 #define SMPI_MS_REG regptr(MSP_PER_BASE + 0x64)
368 #define SMPI_CORE_DATA_REG regptr(MSP_PER_BASE + 0xC0)
370 #define SMPI_CORE_CTRL_REG regptr(MSP_PER_BASE + 0xC4)
372 #define SMPI_CORE_STAT_REG regptr(MSP_PER_BASE + 0xC8)
374 #define SMPI_CORE_SSEL_REG regptr(MSP_PER_BASE + 0xCC)
376 #define SMPI_FIFO_REG regptr(MSP_PER_BASE + 0xD0)
380 #define PER_ERR_STS_REG regptr(MSP_PER_BASE + 0x70)
382 #define PER_ERR_MSK_REG regptr(MSP_PER_BASE + 0x74)
384 #define PER_HDR1_REG regptr(MSP_PER_BASE + 0x78)
386 #define PER_HDR2_REG regptr(MSP_PER_BASE + 0x7C)
390 #define PER_INT_STS_REG regptr(MSP_PER_BASE + 0x80)
392 #define PER_INT_MSK_REG regptr(MSP_PER_BASE + 0x84)
394 #define GPIO_INT_STS_REG regptr(MSP_PER_BASE + 0x88)
396 #define GPIO_INT_MSK_REG regptr(MSP_PER_BASE + 0x8C)
400 #define POLO_GPIO_DAT1_REG regptr(MSP_PER_BASE + 0x0E0)
402 #define POLO_GPIO_CFG1_REG regptr(MSP_PER_BASE + 0x0E4)
404 #define POLO_GPIO_CFG2_REG regptr(MSP_PER_BASE + 0x0E8)
406 #define POLO_GPIO_OD1_REG regptr(MSP_PER_BASE + 0x0EC)
408 #define POLO_GPIO_CFG3_REG regptr(MSP_PER_BASE + 0x170)
410 #define POLO_GPIO_DAT2_REG regptr(MSP_PER_BASE + 0x174)
412 #define POLO_GPIO_DAT3_REG regptr(MSP_PER_BASE + 0x178)
414 #define POLO_GPIO_DAT4_REG regptr(MSP_PER_BASE + 0x17C)
416 #define POLO_GPIO_DAT5_REG regptr(MSP_PER_BASE + 0x180)
418 #define POLO_GPIO_DAT6_REG regptr(MSP_PER_BASE + 0x184)
420 #define POLO_GPIO_DAT7_REG regptr(MSP_PER_BASE + 0x188)
422 #define POLO_GPIO_CFG4_REG regptr(MSP_PER_BASE + 0x18C)
424 #define POLO_GPIO_CFG5_REG regptr(MSP_PER_BASE + 0x190)
426 #define POLO_GPIO_CFG6_REG regptr(MSP_PER_BASE + 0x194)
428 #define POLO_GPIO_CFG7_REG regptr(MSP_PER_BASE + 0x198)
430 #define POLO_GPIO_OD2_REG regptr(MSP_PER_BASE + 0x19C)
434 #define GPIO_DATA1_REG regptr(MSP_PER_BASE + 0x170)
436 #define GPIO_DATA2_REG regptr(MSP_PER_BASE + 0x174)
438 #define GPIO_DATA3_REG regptr(MSP_PER_BASE + 0x178)
440 #define GPIO_DATA4_REG regptr(MSP_PER_BASE + 0x17C)
442 #define GPIO_CFG1_REG regptr(MSP_PER_BASE + 0x180)
444 #define GPIO_CFG2_REG regptr(MSP_PER_BASE + 0x184)
446 #define GPIO_CFG3_REG regptr(MSP_PER_BASE + 0x188)
448 #define GPIO_CFG4_REG regptr(MSP_PER_BASE + 0x18C)
450 #define GPIO_OD_REG regptr(MSP_PER_BASE + 0x190)