Lines Matching refs:u64
31 #define VTD_PAGE_MASK (((u64)-1) << VTD_PAGE_SHIFT)
35 #define VTD_STRIDE_MASK (((u64)-1) << VTD_STRIDE_SHIFT)
193 #define DMA_TLB_GLOBAL_FLUSH (((u64)1) << 60)
194 #define DMA_TLB_DSI_FLUSH (((u64)2) << 60)
195 #define DMA_TLB_PSI_FLUSH (((u64)3) << 60)
198 #define DMA_TLB_READ_DRAIN (((u64)1) << 49)
199 #define DMA_TLB_WRITE_DRAIN (((u64)1) << 48)
200 #define DMA_TLB_DID(id) (((u64)((id) & 0xffff)) << 32)
201 #define DMA_TLB_IVT (((u64)1) << 63)
202 #define DMA_TLB_IH_NONLEAF (((u64)1) << 6)
207 #define DMA_ID_TLB_GLOBAL_FLUSH (((u64)1) << 4)
208 #define DMA_ID_TLB_DSI_FLUSH (((u64)2) << 4)
209 #define DMA_ID_TLB_PSI_FLUSH (((u64)3) << 4)
210 #define DMA_ID_TLB_READ_DRAIN (((u64)1) << 7)
211 #define DMA_ID_TLB_WRITE_DRAIN (((u64)1) << 6)
212 #define DMA_ID_TLB_DID(id) (((u64)((id & 0xffff) << 16)))
213 #define DMA_ID_TLB_IH_NONLEAF (((u64)1) << 6)
244 #define DMA_RTADDR_RTT (((u64)1) << 11)
245 #define DMA_RTADDR_SMT (((u64)1) << 10)
248 #define DMA_CCMD_ICC (((u64)1) << 63)
249 #define DMA_CCMD_GLOBAL_INVL (((u64)1) << 61)
250 #define DMA_CCMD_DOMAIN_INVL (((u64)2) << 61)
251 #define DMA_CCMD_DEVICE_INVL (((u64)3) << 61)
252 #define DMA_CCMD_FM(m) (((u64)((m) & 0x3)) << 32)
257 #define DMA_CCMD_SID(s) (((u64)((s) & 0xffff)) << 16)
258 #define DMA_CCMD_DID(d) ((u64)((d) & 0xffff))
280 #define dma_frcd_page_addr(d) (d & (((u64)-1) << PAGE_SHIFT))
318 #define QI_IEC_SELECTIVE (((u64)1) << 4)
319 #define QI_IEC_IIDEX(idx) (((u64)(idx & 0xffff) << 32))
320 #define QI_IEC_IM(m) (((u64)(m & 0x1f) << 27))
322 #define QI_IWD_STATUS_DATA(d) (((u64)d) << 32)
323 #define QI_IWD_STATUS_WRITE (((u64)1) << 5)
325 #define QI_IOTLB_DID(did) (((u64)did) << 16)
326 #define QI_IOTLB_DR(dr) (((u64)dr) << 7)
327 #define QI_IOTLB_DW(dw) (((u64)dw) << 6)
328 #define QI_IOTLB_GRAN(gran) (((u64)gran) >> (DMA_TLB_FLUSH_GRANU_OFFSET-4))
329 #define QI_IOTLB_ADDR(addr) (((u64)addr) & VTD_PAGE_MASK)
330 #define QI_IOTLB_IH(ih) (((u64)ih) << 6)
333 #define QI_CC_FM(fm) (((u64)fm) << 48)
334 #define QI_CC_SID(sid) (((u64)sid) << 32)
335 #define QI_CC_DID(did) (((u64)did) << 16)
336 #define QI_CC_GRAN(gran) (((u64)gran) >> (DMA_CCMD_INVL_GRANU_OFFSET-4))
338 #define QI_DEV_IOTLB_SID(sid) ((u64)((sid) & 0xffff) << 32)
340 #define QI_DEV_IOTLB_ADDR(addr) ((u64)(addr) & VTD_PAGE_MASK)
341 #define QI_DEV_IOTLB_PFSID(pfsid) (((u64)(pfsid & 0xf) << 12) | \
342 ((u64)((pfsid >> 4) & 0xfff) << 52))
346 #define QI_PC_PASID(pasid) (((u64)pasid) << 32)
347 #define QI_PC_DID(did) (((u64)did) << 16)
348 #define QI_PC_GRAN(gran) (((u64)gran) << 4)
353 #define QI_EIOTLB_ADDR(addr) ((u64)(addr) & VTD_PAGE_MASK)
354 #define QI_EIOTLB_IH(ih) (((u64)ih) << 6)
355 #define QI_EIOTLB_AM(am) (((u64)am))
356 #define QI_EIOTLB_PASID(pasid) (((u64)pasid) << 32)
357 #define QI_EIOTLB_DID(did) (((u64)did) << 16)
358 #define QI_EIOTLB_GRAN(gran) (((u64)gran) << 4)
360 #define QI_DEV_EIOTLB_ADDR(a) ((u64)(a) & VTD_PAGE_MASK)
361 #define QI_DEV_EIOTLB_SIZE (((u64)1) << 11)
362 #define QI_DEV_EIOTLB_GLOB(g) ((u64)(g) & 0x1)
363 #define QI_DEV_EIOTLB_PASID(p) ((u64)((p) & 0xfffff) << 32)
364 #define QI_DEV_EIOTLB_SID(sid) ((u64)((sid) & 0xffff) << 16)
365 #define QI_DEV_EIOTLB_QDEP(qd) ((u64)((qd) & 0x1f) << 4)
366 #define QI_DEV_EIOTLB_PFSID(pfsid) (((u64)(pfsid & 0xf) << 12) | \
367 ((u64)((pfsid >> 4) & 0xfff) << 52))
371 #define QI_PGRP_PASID_P(p) (((u64)(p)) << 4)
372 #define QI_PGRP_PDP(p) (((u64)(p)) << 5)
373 #define QI_PGRP_RESP_CODE(res) (((u64)(res)) << 12)
374 #define QI_PGRP_DID(rid) (((u64)(rid)) << 16)
375 #define QI_PGRP_PASID(pasid) (((u64)(pasid)) << 32)
378 #define QI_PGRP_LPIG(x) (((u64)(x)) << 2)
379 #define QI_PGRP_IDX(idx) (((u64)(idx)) << 3)
392 u64 qw0;
393 u64 qw1;
394 u64 qw2;
395 u64 qw3;
425 u8 fm, u64 type);
426 void (*flush_iotlb)(struct intel_iommu *iommu, u16 did, u64 addr,
427 unsigned int size_order, u64 type);
458 u64 lo;
459 u64 hi;
474 u64 lo;
475 u64 hi;
510 u64 max_addr; /* maximum mapped address */
523 u64 reg_phys; /* physical address of hw register set */
524 u64 reg_size; /* size of hw register set */
525 u64 cap;
526 u64 ecap;
605 u64 val;
613 static inline u64 dma_pte_addr(struct dma_pte *pte) in dma_pte_addr()
647 u8 fm, u64 type);
648 extern void qi_flush_iotlb(struct intel_iommu *iommu, u16 did, u64 addr,
649 unsigned int size_order, u64 type);
651 u16 qdep, u64 addr, unsigned mask);